利用雙焊盤(pán)檢測(cè)電阻實(shí)現(xiàn)的高精度開(kāi)爾文檢測(cè)

　　* 無(wú)開(kāi)爾文檢測(cè)。對(duì)通過(guò)高電流主焊盤(pán)的電壓進(jìn)行測(cè)量，以展示與焊料電阻相關(guān)的誤差。

觀察結(jié)果

　　1.由于結(jié)果的可比較性以及各電阻偏差都在容限范圍之內(nèi)，所以得出封裝C和D的誤差最少，。封裝C為首選封裝，因?yàn)樗淮罂赡軐?dǎo)致與元件放置容限相關(guān)的問(wèn)題。

　　2.在每一種情況下，電阻外端的檢測(cè)點(diǎn)提供的結(jié)果最準(zhǔn)確。這表明，這些電阻是制造商根據(jù)電阻的總長(zhǎng)度設(shè)計(jì)的。

　　3.請(qǐng)注意，在未使用開(kāi)爾文檢測(cè)時(shí)，焊料電阻相關(guān)誤差是22%.這相當(dāng)于約0.144 mΩ的焊料電阻。

　　4.封裝E展示了不對(duì)稱焊盤(pán)布局的效應(yīng)?；亓髌陂g，元件通過(guò)大量焊料才能焊盤(pán)。應(yīng)避免這種封裝。

　　結(jié)論

　　根據(jù)前面所示結(jié)果，最佳封裝是C，其預(yù)期測(cè)量誤差小于1%.該封裝的建議尺寸如圖6所示。

　　圖6. 最佳封裝尺寸。

　　檢測(cè)走線的布局也會(huì)影響測(cè)量精度。為了實(shí)現(xiàn)最高精度，應(yīng)在電阻邊緣測(cè)量檢測(cè)電壓。圖7所示建議布局采用通孔，把焊盤(pán)外邊緣布局到另一層，從而避免切割主電源層。

　　圖7. 建議PCB走線路由。

　　本文中的數(shù)據(jù)可能并不適用于所有電阻，而且結(jié)果可能因情況而異，具體取決于電阻的材質(zhì)和尺寸。應(yīng)該咨詢電阻制造商。用戶有責(zé)任確保封裝的布局尺寸和結(jié)構(gòu)均符合各項(xiàng)SMT制造要求。對(duì)于因使用本封裝而可能導(dǎo)致的任何問(wèn)題，ADI概不負(fù)責(zé)。