一種比特滑動流水模數(shù)轉(zhuǎn)換方法研究

1 引言

隨著現(xiàn)代通信領(lǐng)域中技術(shù)發(fā)展的突飛猛進(jìn)，整機(jī)系統(tǒng)對模數(shù)轉(zhuǎn)換提出了更高的要求。例如軟件無線電系統(tǒng)，其中的關(guān)鍵問題就是模數(shù)轉(zhuǎn)換電路的高速（即高轉(zhuǎn)換速率或高采樣頻率）、高分辨率（即高轉(zhuǎn)換位數(shù)）等性能要求的實(shí)現(xiàn) [1]。在高速領(lǐng)域，現(xiàn)有的模數(shù)轉(zhuǎn)換以并行

轉(zhuǎn)換為主，但是由于其電路規(guī)模隨著分辨率的提高而呈指數(shù)式的增長（即2n -1，n為轉(zhuǎn)換位數(shù)）以及由2n-1 個比較器的亞穩(wěn)態(tài) 和失配而引起的閃爍碼所造成的輸出不穩(wěn)定，很難實(shí)現(xiàn)8位以上的高分辨率，而且功耗和體積較大，難以滿足實(shí)際使用的要求 [2]。針對并行模數(shù)轉(zhuǎn)換的局限，本文提出了一種采用分段量化和比特滑動技術(shù)的流水并行式模數(shù)轉(zhuǎn)換電路，較好地結(jié)合了并行式和逐次逼近比較式兩種模數(shù)轉(zhuǎn)換各自的長處，在保證高速工作的同時，可實(shí)現(xiàn)并行式難以實(shí)現(xiàn)的8位以上的高分辨率模數(shù)轉(zhuǎn)換，而且比現(xiàn)有的流水并行式模數(shù)轉(zhuǎn)換電路[3,4]更進(jìn)一步簡化結(jié)構(gòu)、減少寄存器數(shù)量、降低功耗，更有利于集成化。
假設(shè)對任意波形信號在某一時刻采樣值 a0進(jìn)行n位的二進(jìn)制量化結(jié)果為： d1d2…dn ，則a0可以表示為：a0=vr(d1+d-2+…+2-(n-1)dn)+δn(1)其中，是a0經(jīng)過 n位二進(jìn)制量化后的量化誤差，d1 是a0與vr相比較的結(jié)果： d1=1 a0vr0a0vr將其適當(dāng)變形后可得：a0=vrd1+vr(2-1+…+2-(n-1)dn)+δn(2)

將（2）式中的2-1d 2移至等式的左邊，然后等式兩邊同時乘以2得：重復(fù)上述過程可得： a1=2(a0-vrd1)=vrd2+vr(2-1d3+…+2-(n-2)dn)+22+δn(3)重復(fù)上述過程可得：a1=2(a0-vrd1)=vrd2+vr(2-1d4+…+2-(n-3)dn)+22δnan=2(an-1-vrdn)=2nδn(4)

其中，di+1 是ai與vr相比較的結(jié)果：di+1=1avr0avr i=0,1,n-1(5)ai+1=2(ai-vrdi+1)(6)現(xiàn)再假設(shè)對a0進(jìn)行 k位的二進(jìn)制量化(2≤k a0=vr(d1+2-1d2+…+2-(n-1)dk)+δk（7）

其中，δk是a0經(jīng)過 k位二進(jìn)制量化后的量化誤差，重復(fù)上述過程可得：a1=2(a0-vrd1)=vrd2+vr(2-1d4+…+2-(n-2)dk)+2δkak=2(ak-1-vrdn)=2kδk(8)

其中，di+1是與 vr相比較的結(jié)果（i=0,1,…, k-1。）。然后再設(shè)對ak進(jìn)行n -k位的二進(jìn)制量化的結(jié)果為：dk+ 1dk+2…d n，則ak又可以表示為： ak=vr(d=+1+2-1dk+2+…+2-(n-2)dn)+δn

其中，是經(jīng)過n-k位二進(jìn)制量化后的量化誤差，重復(fù)上述過程可得：

ak+1=2(ak--vrdk+1)=vrd2+vr(2-1d4+…+2-(n-2)dk)+2δnan=2(an-1-vrdn)=2(n-k) δn

其中，di+1 是與vr相比較的結(jié)果（i=k ,k+1…,n-1。）。

由（2）、（7）兩式可得，d 1和d1都是a0 與vr相比較的結(jié)果，因此有：d 1=d1。再由（3）、（8）兩式可得：。如此一直遞推下去，最后可得：d2= d2，，…，dn=d n，，。這樣就證明了對任意波形信號電壓a 0進(jìn)行一次n位二進(jìn)制量化和i次分段 ni位二進(jìn)制量化（∑ni=n）是等效的，而且，其模擬余量a n也可以用于擴(kuò)展模數(shù)轉(zhuǎn)換的量化比特數(shù)（即提高轉(zhuǎn)換的分辨率）。 因此，完全可以將模擬信號先經(jīng)過位數(shù)較少的模數(shù)轉(zhuǎn)換電路進(jìn)行粗轉(zhuǎn)換，然后將其模擬余量再送入多位高速并行模數(shù)轉(zhuǎn)換電路進(jìn)行高速、高分辨率的模數(shù)轉(zhuǎn)換。

現(xiàn)有流水并行式模數(shù)轉(zhuǎn)換就是將延遲逐次比較式a/d轉(zhuǎn)換電路[4]在時間上的串行工作轉(zhuǎn)化為單個模塊的流水式串行工作，對輸入信號進(jìn)行粗轉(zhuǎn)換，然后再采用多位高速并行模數(shù)轉(zhuǎn)換電路對粗轉(zhuǎn)換的模擬余量進(jìn)行高速、高分辨率的模數(shù)轉(zhuǎn)換。

在12位流水并行式模數(shù)轉(zhuǎn)換電路[5] 中，轉(zhuǎn)換時間為：

t31c=t1c=t3ctca+tsh(9)而與位數(shù) n無關(guān)。其中，t31c是整個模數(shù)轉(zhuǎn)換電路的轉(zhuǎn)換時間，t1c是8位并行模數(shù)轉(zhuǎn)換電路的轉(zhuǎn)換時間，t3c是流水式電路的轉(zhuǎn)換時間， tca是流水式電路的比較單元ca的延遲時間， tsh是流水式電路的采樣保持單元sh的采樣保持時間。這種模數(shù)轉(zhuǎn)換電路由于受到tca和tsh 的限制，轉(zhuǎn)換速率難以進(jìn)一步提高。

為了提高轉(zhuǎn)換速率，就得設(shè)法減少t ca 或tsh，本文提出一種比特滑動流水并行模數(shù)轉(zhuǎn)換方法，將 12位流水并行式模數(shù)轉(zhuǎn)換電路[4]中的采樣保持單元全部省去， 然后在ca1之前加上一個采樣保持單元sh，并且采樣保持單元sh及各個比較單元ca 1～can內(nèi)部均采用超高速器件，其轉(zhuǎn)換原理如圖1所示。只要所設(shè)計的比較單元ca1～can 和采樣保持單元sh滿足以下條件：

則ca1～can 就能在sh保持時間內(nèi)快速完成n位逐次比較。因而，轉(zhuǎn)換時間變?yōu)椋?

t31c=t1c=t3ctsh（11）

而在tsh時間內(nèi)與 tca無關(guān)，從而可以提高轉(zhuǎn)換速率，并且節(jié)省了器件、減少了電路規(guī)模和功耗。至于n的大小可根據(jù)轉(zhuǎn)換速度和分辨率的要求、比較單元和采樣保持單元的延遲時間和器件成本等實(shí)際應(yīng)用因素來設(shè)定，因而稱之為比特滑動。

比特滑動流水并行式模數(shù)轉(zhuǎn)換方法的轉(zhuǎn)換過程是，首先將輸入的模擬電壓vi經(jīng)過sh采樣保持為 a0，然后經(jīng)過ca1～can 逐級比較，得到n位數(shù)字轉(zhuǎn)換結(jié)果，并送鎖存器dl，在時鐘控制下同時輸出d1～dn 。最后，輸出模擬余量an到m位并行ad 轉(zhuǎn)換器，繼續(xù)進(jìn)行轉(zhuǎn)換，并在時鐘控制下輸出m位數(shù)字輸出 dn+1～dn +m，從而完成n+m位高速高分辨率模數(shù)轉(zhuǎn)換。

采用如上所述原理，設(shè)計了一個4位比特滑動流水模數(shù)轉(zhuǎn)換電路，并進(jìn)行了pspice仿真。其仿真電路系統(tǒng)如圖2所示。其中，比較單元ca由比較器max908和運(yùn)算放大器ad8055組成，其內(nèi)部電路結(jié)構(gòu)如圖3所示， tca達(dá)到8ns；采樣保持單元sh由模擬開關(guān)max4614和運(yùn)算放大器ad8055 組成，其內(nèi)部電路結(jié)構(gòu)如圖4所示，tsh 達(dá)到100ns，是能克服美國ad公司采樣保持電路ad585缺陷且性能優(yōu)于ad585的新結(jié)構(gòu)sh電路，新sh電路的捕捉時間t ac=40ns、孔徑時間tap=10ns。以上這些都滿足（10）式的要求，因此，根據(jù)（11）式轉(zhuǎn)換時間 t3c可取100ns。