微處理器大師的IC設計經(jīng)驗

　　同樣，如果你看下Altas LTE的內(nèi)部架構，其主要構造模塊BBE16或許是世界上最快的DSP核。而它同樣也在數(shù)字電視解調(diào)子系統(tǒng)中使用。同樣再一次因為它的快速、易編程，以及 節(jié)約功耗。所以，我們可以看到在手機和客廳之間，在這兩個媒體處理器和基帶處理器之間，都有著共同的需求。

　　7、我看到您說，芯片的整合將集中在射頻、存儲和數(shù)字電路。那么您覺得它們?nèi)哌€有可能合并成一個嗎?

　　Chris Rowen ：嗯。如果你從半導體工藝(Semiconductor Process)技術的角度來看，我認為在晶體管和器件優(yōu)化的層面將會有些事情發(fā)生。因此在某些情況下，你可以作出權衡。特別是，我們正與很多客戶一起工 作，以簡化射頻電路。通過盡量多的數(shù)字處理器，你可以部分程度地脫離射頻和數(shù)字間的邊界。由于相比射頻而言，數(shù)字會有更加陡峭的生產(chǎn)成本曲線(Cost Production Curve)，我們也就有更大的動力去做。因此，我們會越來越依賴于數(shù)字方面的有效解決方案。

　　同樣的事情發(fā)生在存儲器。人們偶爾也會使它們結合在一起，但不是一個簡單的組合，內(nèi)存的加工設備(Fabrication Facility)與一般的優(yōu)化有所不同。所以我相信，多芯片封裝(Multi-Chip Packaging)將越來越重要。尤其當你將芯片組(Die)一塊又一塊摞起來的時候。所以，你可以在數(shù)字芯片組上面摞存儲芯片組，然后上面再摞射頻芯 片組。這有可能在成本上是最劃算的。然后也可能有一種折衷的工藝技術，把它們所有三個都放在一塊硅片上。這取決于你的應用程序，比如需要一些存儲單元，又 或者需要一些射頻的單元。

　　但最終，我想我們還會堅持三套不同的加工工藝，然后依靠封裝技術來整合在一起。不過這并不意味著，只要你能想辦法把它們?nèi)齻€捏一塊兒，你就得到一個 系統(tǒng)(System)了。因為還有物理屬性的要求，比如要多加塊電池什么的。但總的來說你要知道，物理尺寸是會越來越小了。

　　但你要知道還有個巨大的挑戰(zhàn)，就是人們的手指不能變小，眼睛也不能變小。所以所謂得到“小尺寸”的設備，我們還是有實際限制的。我們在元器件層面的小，其實是對應于我們自己可以接受 多小的屏幕和按鈕。所以說到最后，這事兒還是更和成本相關。

　　8、在書里您還預測了FPGA的未來。而幾天之前，Xilinx宣布嵌入ARM 的Cortex A9核。您覺得這是否是一種新趨勢?是否與Tensilica的 DPU形成競爭呢?

　　Chris Rowen ：其實……并沒啥。我的意思是這種往處理器里一股腦嵌入FPGA的活兒，大概已經(jīng)折騰了快10年了。Altera宣布他們與ARM互相嵌的時候，讓我想想啊，也是8年前了吧? (Larry：沒錯!)

　　所以，這就跟任何一個系統(tǒng)想要找塊芯片，或者三塊芯片一塊兒呆著，沒啥區(qū)別。當然，偶爾你也會碰巧搞出一塊啥都囊括了的數(shù)字芯片。話說回 來，F(xiàn)PGA兄弟們有一個根本性的挑戰(zhàn)，那就是FPGA的通用性非常高，可以做的事兒也賊多。但禍福相倚，要是讓它專注做一件事的話，也就不是那么有效率 了。所以，如果你想真正有效地利用處理器，我估計你情愿在處理器里隨便嵌一個稍微穩(wěn)定點的東西，而不是FPGA。

　　我認為這是非常自然的一步。Xlinx以前也搭過Power PC，對吧?這其實是一碼事。它壓根沒有改變?nèi)魏卧械募軜嫞矝]有在CPU和FPGA的功能之間取得任何邏輯上的合并(Merge)。部分是因為他們沒 有任何合并的工具軟件模式。

　　當然，F(xiàn)PGA是很容易配置的，而且價格也便宜。因此，他們占據(jù)了一部分的市場，尤其是那些量低而開發(fā)成本又低的。因此，我們在市面上看到大量的FPGA設計。但是基于FPGA的設計總量是很小的。它其實是一個利基(Niche)市場。極端地說，即便有很多工程師在使用它，但幾乎所有都是低產(chǎn)量 的。

　　所以我的意思是，F(xiàn)PGA很重要，但不是Tensilica公司關注的。我們專注于高產(chǎn)量，并且?guī)椭切┰噲D在設計上節(jié)約幾納米硅片的兄弟們。他們離得是遠了點兒。當然他們偶爾也會重疊。譬如基站。以前有很多基站是采用Altera的儲存方 案的。挺重的。慢慢地我們看到越來越多因為容量、成本和功耗的要求，從FPGA轉向了更加高集成度的芯片解決方案。

　　9、我在IEEE的設計與測試(Design Test)上看到一篇您的談話。您說，如果我們想要進入嵌入式系統(tǒng)設計的大規(guī)模并行領域，可配置的多核處理器SoC就有一些問題必須得到解決。幾年前，您 還提到過，Intel最大的問題是怎樣為通用計算應用配置多核處理器。您現(xiàn)在還覺得多核處理器遭遇困境嗎?

　　Chris Rowen ：這個……其實是分開的兩碼事。對于多核應用層面而言，確實存在著重大考驗。就是如何找到足夠多的線程 (Thread)來運行。但它不是Intel單獨遇到的問題。這是一個涉及到應用程序是如何被調(diào)用，以及在當下如此小型的設備上如何架構的問題。即便打開 我自己的筆記本電腦，當我想看看到底有多少個線程準備在跑，它基本上都是很少的。通常情況下，操作系統(tǒng)、用戶界面和應用程序開發(fā)等等所調(diào)用的方式，都完全 沒有最大化利用線程的數(shù)量。

　　所以，我認為你在基本的架構層面可以做的，就是提供更多的線程運行，并且充分地利用到并行。當然在應用層面也會有很多層級限制。你知道現(xiàn)在很方便就 去搞個四核八核十六核的，但是在PC這一端，相對于服務器，只有相對較少的條件可以讓我們找到這些線程。于是一大現(xiàn)象便是操作系統(tǒng)和應用程序的逐步重組 (Restructuring)。

　　另一個同樣重要的現(xiàn)象是，確定哪些任務可以被放進數(shù)據(jù)層(Data Plane)。讓我們來想想哪些東西通常是可以被放進數(shù)據(jù)處理器的，譬如在無線信道這類的通訊子系統(tǒng)，譬如存儲系統(tǒng)，比如你怎么分發(fā)數(shù)據(jù)，或者你知道的， 安全冗余，也可能是針對壓縮流(Packing Stream)的特殊網(wǎng)絡處理器，它可以是視頻也可以是音頻。這些東西其實是更本質(zhì)(Inherently)的并行處理。

　　所以吧，我覺得這里有兩種并行重組。其一是所謂的，去各地兒找更多的線程應用。另一種是為了維持整體系統(tǒng)中卸載(Off Loading)并行部分的最大值，并讓之進入數(shù)據(jù)層。實際上我認為，在數(shù)據(jù)層提取并行是更容易操作的。因此，在數(shù)據(jù)層有效使用多核的數(shù)量，遠大于單單在 應用層面使用的多核。這也就是為啥我們認為自己正走在康莊大道上。關注于數(shù)據(jù)層，可以使我