新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 模數(shù)轉換器時鐘優(yōu)化:測試工程觀點

模數(shù)轉換器時鐘優(yōu)化:測試工程觀點

作者: 時間:2011-12-05 來源:網(wǎng)絡 收藏
SNR,綠色曲線示出了在相同的時鐘下,使用FPGA作為高性能振蕩器和之間的門驅動器時獲得的性能與基線性能之間的差異。在40 MHz下,F(xiàn)PGA將SNR減少到52 dB(8.7 bit性能),而DCM貢獻了額外8 dB(1.3 bit)的SNR下降。SNR下降29 dB的性能差異是非常令人擔憂的,在使用式1計算時,意味著FPGA驅動器門自身即可帶來約10 ps的抖動。

模數(shù)轉換器時鐘優(yōu)化:測試工程觀點
圖18. FPGA門驅動電路影響AD9446-80的性能

選擇最佳的時鐘驅動器是困難的。表2給出了市售的多個驅動器門所增加抖動的大致比較結果。表格下方給出的建議有助于獲得優(yōu)良的ADC性能。

表2. 時鐘驅動器門及其增加的抖動

邏輯系列注釋

FPGA

33 ps~50 ps(僅包括驅動器門,未包括DLL/PLL內部的門)1

74LS00

4.94 ps2

74HCT00

2.2 ps2

74ACT00

0.99 ps2

MC100EL16 PECL

0.7 ps2

AD951x系列

0.22 ps2

NBSG16,ECL擺幅減少(0.4V)

0.2 ps2

ADCLK9xx,ECL時鐘驅動器系列

0.1 ps2

1制造商的說明書
2基于ADC SNR的下降換算的值



關鍵詞: 模數(shù) 轉換器 時鐘優(yōu)化

評論


相關推薦

技術專區(qū)

關閉