新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > 模數(shù)轉(zhuǎn)換器時鐘優(yōu)化:測試工程觀點

模數(shù)轉(zhuǎn)換器時鐘優(yōu)化:測試工程觀點

作者: 時間:2011-12-05 來源:網(wǎng)絡(luò) 收藏
Arial, Helvetica, sans-serif">結(jié)論
為了實現(xiàn)的最佳性能,應(yīng)當(dāng)理解整個時鐘系統(tǒng)。對于具有非常高分辨率有抖動限制的ADC或者“完美的”N bit ADC而言,圖3以及式1和2是分析其時鐘要求時非常有用的工具。如果模擬輸入頻率比圖3中的交點高,則必須考慮使用具有更少抖動的時鐘源和相關(guān)電路。

可以通過許多方式降低系統(tǒng)時鐘電路的抖動,包括改進(jìn)時鐘源、濾波和/或分頻,以及適當(dāng)?shù)剡x擇時鐘電路硬件。應(yīng)當(dāng)注意時鐘的擺率。這將確定在轉(zhuǎn)換過程中可能惡化性能的噪聲量。使該轉(zhuǎn)換時間最小可以改善的性能。

由于信號鏈路中的每個元件將增加總體抖動,因此應(yīng)僅使用必要的電路驅(qū)動和時鐘分配。最后,不要使用“廉價的”門,它們的性能可能是令人失望的。就象不可能指望價值$70000的汽車在使用$20的輪胎時獲得出眾的性能一樣。


上一頁 1 2 3 4 5 6 7 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉