組合邏輯電路的分析

　　例：已知邏輯電路如下圖所示，分析該電路的功能。

解：第一步，根據(jù)邏輯圖可寫(xiě)出輸出函數(shù)的邏輯表達(dá)式為

　　第二步，列寫(xiě)真值表如下：

Ａ Ｂ Ｃ Ｌ 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 1 1 1 1 0 0 0 1 1 0 1 0 0 1

　　第三步，分析真值表后可知，當(dāng)Ａ、Ｂ、Ｃ輸入變量中取值有奇數(shù)個(gè)１時(shí)，Ｌ為１，否則Ｌ為０?？梢?jiàn)該電路可用于檢查３位二進(jìn)制碼的奇偶性，由于它在輸入二進(jìn)制碼含有奇數(shù)個(gè)１時(shí)，輸出有效信號(hào)
，因此稱為奇校驗(yàn)電路。

　　例：一個(gè)雙輸入端、雙輸出端的組合邏輯電路如下圖所示，分析該電路的功能。

解：第一步，由邏輯圖寫(xiě)出邏輯表達(dá)式，并進(jìn)行化簡(jiǎn)和變換：

　　第二步，列寫(xiě)真值表如下：

　　第三步，分析真值表可知，Ａ，Ｂ都是０時(shí)，Ｓ為０，Ｃ也為０
；當(dāng)Ａ，Ｂ有１個(gè)為１時(shí)，Ｓ為１,Ｃ為０；當(dāng)Ａ,Ｂ都是１時(shí)，Ｓ為０，Ｃ為１。這符合兩個(gè)１位二進(jìn)制數(shù)相加的原則，即Ａ，Ｂ為兩個(gè)加數(shù)，Ｓ是它們的和，Ｃ是向高位的進(jìn)位。這種電路可用于實(shí)現(xiàn)兩個(gè)１位二進(jìn)制數(shù)的相加，實(shí)際上它是運(yùn)算器中的基本單元電路，稱為半加器。
　　對(duì)于比較簡(jiǎn)單的組合邏輯電路，有時(shí)也可用畫(huà)波形圖的方法進(jìn)行分析。為了避免出錯(cuò)，通常是根據(jù)輸入波形，逐級(jí)畫(huà)出輸出波形，最后根據(jù)邏輯圖的輸出端與輸入端波形之間的關(guān)系確定功能。用畫(huà)波形圖的分析法對(duì)以上兩個(gè)例題的分析結(jié)果分別如下圖所示。