新聞中心

EEPW首頁 > 消費電子 > 設計應用 > 數(shù)字視頻壓縮的大容量記錄系統(tǒng)設計

數(shù)字視頻壓縮的大容量記錄系統(tǒng)設計

——
作者:作者:空軍工程大學 陳國慶 張登福 寇明延 時間:2007-01-26 來源:《單片機與嵌入式系統(tǒng)應用》 收藏

本文引用地址:http://butianyuan.cn/article/21248.htm

隨著計算機技術、多媒體和數(shù)據(jù)通信技術的迅速發(fā)展,數(shù)字視頻的應用越來越廣,如視頻監(jiān)控、視頻會議和移動電視等。數(shù)字視頻數(shù)據(jù)量巨大,不利于傳輸和存儲,使其應用受到很大限制。為解決視頻數(shù)據(jù)的存儲和傳輸問題,唯一的途徑就是對視頻數(shù)據(jù)進行壓縮。常見的視頻壓縮方法有mpeg系列和h.26x系列??紤]到壓縮技術的成熟度、成本和主要用途,采用mpeg-1作為壓縮標準,設計出基于arm處理器的嵌入式數(shù)字視頻記錄系統(tǒng)。該系統(tǒng)適用于視頻監(jiān)控、視頻會議等多種應用場合,同時還可安裝在飛行器上,用于實時記錄飛行器的飛行及訓練過程中的各種信息。

目前,市場上有大量的基于pci總線的mpeg-1視頻壓縮卡和pc機構架的網(wǎng)絡視頻服務器。與之相比,我們設計的視頻記錄系統(tǒng)具有成本低、體積小和功耗低等優(yōu)勢。

1 系統(tǒng)工作原理

視頻壓縮記錄系統(tǒng)的設計著眼于控制器的嵌入化和整體的便攜性。本系統(tǒng)主要由3部分組成,即壓縮部分、控制部分和存儲部分。視頻記錄系統(tǒng)的結構組成如圖1所示。其中壓縮部分由mpeg1音視頻壓縮電路組成,主要功能是實現(xiàn)對輸入的音視頻信號解碼、數(shù)字化和壓縮編碼,產(chǎn)生mpeg1程序流和傳輸流;控制部分由arm最小系統(tǒng)組成,用于實現(xiàn)對整個系統(tǒng)的控制、數(shù)據(jù)流管理和ide接口控制;存儲部分由大容量硬盤或cf存儲卡組成,實現(xiàn)對壓縮數(shù)據(jù)的實時長時間記錄。

系統(tǒng)啟動時,arm處理器對整個壓縮系統(tǒng)進行初始化,首先通過host接口對sz1510內(nèi)部寄存器進行配置,并使用sz1510的串行接口模擬i2c總線對視頻解碼器saa7113h進行初始化。當設置好mpeg-1的壓縮格式及數(shù)據(jù)速率后,系統(tǒng)開始正常工作,音視頻信號經(jīng)ak4550音頻處理芯片和saa7113視頻處理芯片進行a/d轉換,輸出8位的pcm格式數(shù)字音頻信號和4∶2∶0的ycbcr數(shù)字視頻信號,傳入sz1510音視頻壓縮采集芯片進行處理,將數(shù)字音視頻數(shù)據(jù)轉化為符合mpeg-1格式的混合影視文件,最后mpeg1數(shù)據(jù)流在arm處理器的控制下通過ide接口寫入硬盤或cf卡。在工作時,arm還將不斷監(jiān)視相關信號,并在圖像中加入相應的標志,直到接收到關機信號,系統(tǒng)自動結束壓縮工作。

2 硬件電路設計

由于mpeg-1壓縮算法需要很大的運算量,用軟件實時完成比較困難,所以在本系統(tǒng)中主要依靠專用芯片實現(xiàn)對視頻信號的高效壓縮。目前,常用的mpeg-1壓縮芯片有vw2010、w99200f、wis 7007sb等。本設計采用的是zapex公司的sz1510 mpeg-1 a/v編碼芯片,自身完成音視頻的同步編碼,16位host接口易于與多種微處理器連接。另外,該芯片還可以直接控制視頻解碼芯片saa7113h、音頻解碼芯片ak4550vt和sdram(km416s1020ct-g10)。cpu采用philips公司的arm7tdmis內(nèi)核微控制器lpc2214,通過其i/o端口控制ide接口硬盤或cf卡的數(shù)據(jù)讀取和存儲。


圖1 數(shù)字視頻記錄系統(tǒng)結構框圖

2.1 mpeg-1壓縮電路設計

sz1510是一個 mpeg-1和運動jpeg圖像編碼器。其內(nèi)置的視頻壓縮核經(jīng)過優(yōu)化,適合高效、實時的mpeg1數(shù)字圖像壓縮,具有功能多、功耗低、溫度范圍寬等特點;同時整合了ti公司的tms320c54x高性能dsp內(nèi)核,可依據(jù)mpeg-1標準對音視頻同步編碼。

1) 時鐘同步電路設置

sz1510是一個復雜的視頻壓縮小系統(tǒng),要完成音視頻的同步,mpeg-1視頻的壓縮以及系統(tǒng)內(nèi)部數(shù)據(jù)流的復合、調(diào)度;時鐘關系較為復雜,是系統(tǒng)設計的一個難點。時鐘配置可分為主時鐘、音視頻時鐘、視頻壓縮核時鐘、dsp核時鐘以及擴展的i2s接口時鐘幾部分。其功能和關系為:   

◆ 主時鐘。sz1510的主時鐘為穩(wěn)定的27 mhz(clk)。該時鐘在芯片內(nèi)部被pll1倍頻為81 mhz,驅動sz1510的視頻壓縮核及sdram。pll2連到dsp內(nèi)核,通過軟件配置使其工作在94.5 mhz,用于音頻壓縮和系統(tǒng)數(shù)據(jù)流復合。

◆ 音視頻時鐘。視頻時鐘來自視頻解碼器,典型值為27 mhz。音頻時鐘由視頻時鐘分頻產(chǎn)生。

◆ i2s接口時鐘。本系統(tǒng)中在音視頻同步設計中使用i2s接口的從模式,由sz1510產(chǎn)生串行時鐘和幀同步信號。

2) 主機(host)端口設置

sz1510作為從設備,受主機控制,其host接口是sz1510的控制和數(shù)據(jù)交換接口。sz1510可以選擇復用或不復用的intel和motorola總線類型;不復用總線,又可以分為8位和16位。具體的主機端口由hconfig[1∶0]引腳和sysconfig[3]寄存器配置。在本系統(tǒng)設計中,通過跳線把hconfig0拉低,hconfig1拉高,使其工作在intel 8051類型的非復用的16位數(shù)據(jù)總線模式下。

2.2 lpc2214微處理器電路設計

lpc2214是一款基于32位arm7tdmi-s,支持實時仿真和跟蹤的cpu;帶有16 kb片內(nèi)sram、256 kb嵌入的高速flash存儲器、128位寬度的存儲器接口和獨特的加速結構,使32位代碼能夠在最大時鐘速率60 mhz下運行。芯片內(nèi)部集成了多種串行接口。lpc2214與sz1510的接口和控制關系如圖2所示。在設計中,需要注意的是保持sz1510讀寫時序與內(nèi)部時鐘的同步。通過cs3選通sz1510實現(xiàn)控制字和數(shù)據(jù)的交換。


圖2 lpc2214與sz1510的接口關系

2.3 ide接口設計

由于lpc2214芯片不具備ide接口,因此在本系統(tǒng)中使用通用i/o 口,模擬產(chǎn)生ata 設備的讀寫時序,實現(xiàn)對ide硬盤的可靠讀寫操作。圖3為lpc2214與ide硬盤連接圖。其中,p2.16~p2.31作為數(shù)據(jù)線,p1.16~p1.20作為地址和選通信號,p0.17和p0.20為設備的復位和狀態(tài)請求信號,用p0.21和p0.19實現(xiàn)讀寫控制。


圖3 lpc2214與ide硬盤連接圖 3 系統(tǒng)軟件設計

系統(tǒng)軟件由主程序和若干個子程序組成,工作流程如圖4所示。主要的子模塊有:sz1510 的設置與控制、ide接口驅動和文件系統(tǒng)的管理。


圖4 系統(tǒng)工作流程 3.1 sz1510的設置與控制

sz1510共有128個寄存器,每個寄存器都有一個索引號。當sz1510工作在非復用總線模式下時,外界對寄存器的訪問都是通過ioar和iodr來完成的。訪問時首先將這個寄存器的索引號寫入ioar,然后將要寫的數(shù)據(jù)寫入iodr。

sz1510設置與控制過程如下:

① 向中斷使能寄存器寫入0x40,以使能ready中斷;

② 等待sz1510的ready中斷;

③ 等到ready中斷后,向sz1510的0x1e寄存器寫入0x0a,設置它內(nèi)部的dsp時鐘為94.5 mhz;

④ 向0x013寄存器寫入0x55,對sz1510進行軟復位;

⑤ 向中斷使能寄存器0x0c寫入0x40,以使能ready中斷;

⑥ 等候rdy中斷;

⑦ 待ready中斷后對saa7113進行初始化;

⑧ 對sz1510進行軟復位,即向0x0b寄存器寫入0x55,同時向0x0c寄存器寫入0x40;

⑨ 等待ready中斷,等到后向sz1510的內(nèi)部dsp裝載二進制代碼;

⑩ 進行sz1510內(nèi)部視頻壓縮核的二進制代碼裝載,具體裝載步驟如下:

◆ 向0x08寄存器寫0x04,發(fā)送開始命令;

◆ 等待ready中斷,清除ready中斷;

◆ 向data in寄存器0x01寫256個字節(jié);

◆ 等待end of data中斷,然后清除中斷;

◆ 查程序空間的代碼是否裝載完畢,如沒有,則繼續(xù)裝載。

3.2 ide接口驅動

本系統(tǒng)采用lpc2214的通用可編程i/o口模擬ata設備的讀寫時序,實現(xiàn)對硬盤的讀寫。這里給出模擬寫ata 設備寄存器的步驟(讀ata設備寄存器的步驟類似):

① 關系統(tǒng)中斷,預防在寫寄存器操作中產(chǎn)生中斷;

② 設置gpio 模擬ata 接口數(shù)據(jù)的引腳為輸出狀態(tài),準備輸出數(shù)據(jù)到設備數(shù)據(jù)線;

③ 設置ata 設備寄存器的相應地址;

④ 設置gpio 模擬ata 接口數(shù)據(jù)的引腳電平為要寫到設備的值;

⑤ 使寫ata 設備寄存器信號為低電平;

⑥ 使寫ata 設備寄存器信號為高電平;

⑦ 取消ata 設備寄存器地址的選擇;

⑧ 設置gpio 模擬ata 接口的數(shù)據(jù)總線引腳為輸入狀態(tài),釋放總線;

⑨ 開系統(tǒng)中斷。

3.3 文件系統(tǒng)管理

本設計中采用的是面向嵌入式系統(tǒng)的小型文件系統(tǒng)zlg/fs [1],主要用于將數(shù)據(jù)存儲為標準的文件格式和對整個文件系統(tǒng)的管理。同時,為了便于音視頻的檢索和查詢,以及防止非法斷電造成大量未保存數(shù)據(jù)的丟失,在系統(tǒng)中設置了每間隔一定的時間(30 min)將壓縮數(shù)據(jù)存儲在以系統(tǒng)時間命名的新文件里。

4 結論

經(jīng)測試,系統(tǒng)可實時長時間記錄外部的音視頻信號,記錄的壓縮數(shù)據(jù)流符合mpeg-1圖像壓縮國際標準。在設計中,采用的壓縮視頻流速率為1.5 mbps,1小時的視頻數(shù)據(jù)量為(1.5 mbps/8)×3 600=675 mb,對于一個40 gb的硬盤,系統(tǒng)連續(xù)記錄時間接近60小時。系統(tǒng)體積小、功耗低,便于移動環(huán)境下對音視頻數(shù)據(jù)的實時長時間壓縮記錄。




關鍵詞:

評論


相關推薦

技術專區(qū)

關閉