采用LM201xx PowerWisereg;同步

LM201xx PowerWise?同步降壓穩(wěn)壓器是特性豐富的產(chǎn) 品，能提供高達(dá)5A的連續(xù)輸出電流。該系列器件在輸入電 壓為2.95V至5.5V的范圍內(nèi)工作，能將輸出電壓轉(zhuǎn)化到低達(dá) 0.8V。集成的低源漏導(dǎo)通電阻（RDSon）的FET能為FPGA 所需的多電源軌提供非常有效的電源解決方案。所有器件都 以電流模式控制，提供卓越的線路穩(wěn)壓和負(fù)載瞬態(tài)響應(yīng)，并 且僅需要兩個外置補(bǔ)償元件。它們的特性包括精密使能、軟 啟動、跟蹤、欠壓閉鎖（UVLO）、過壓保護(hù)（OVP）、過 溫保護(hù)和好電源信號（PGOOD）。可用一個電容和軟啟動 引腳來控制啟動浪涌電流，或采用一個外置電壓源來跟蹤或 調(diào)節(jié)多個電源的時序。所有器件無需放電便可進(jìn)入預(yù)置的 輸出狀態(tài)，而且器件都具有二極管仿真模式，能在輕載時 獲得更高效率。系列中的器件由輸出電流能力（3A，4A和 5A），工作頻率（500 kHz，1 MHz和1.5 MHz）和同步模 式（自由運(yùn)行、同步輸入、同步輸出和外置電阻調(diào)節(jié)）來區(qū) 分。根據(jù)FPGA設(shè)計(jì)的電源需求，能將器件進(jìn)行適當(dāng)組合以 產(chǎn)生一種小型高效和完整的解決方案。

FPGA電源要求

當(dāng)前在市場上有幾種高性能FPGA，例如Xilinx的Virtex 和Spartan系列，和 Altera的 Cyclone 和Stratix系列。這些器 件都要求多個電源軌，包括FPGA內(nèi)核、I/O、以及為時鐘、 PLL、收發(fā)器和其它電路供電的附加電源軌。目前FPGA的 內(nèi)核電壓可低至0.9V，對這種電源軌的電流要求在極大程度 上取決于FPGA的應(yīng)用。FPGA制造商提供了電源估算軟件， 幫助用戶根據(jù)設(shè)計(jì)的性能要求來確定其電源需求。I/O電源軌 也有苛刻的電源要求，其取決于FPGA設(shè)計(jì)中采用的I/O寄存 器的數(shù)目。大多數(shù)最新的FPGA都有內(nèi)置的POR電路，可以 省略對電源軌時序的要求。選擇FPGA時，為特定的上電時 序確定輸入浪涌電流，而其他則需要對軌電壓排序以避免啟 動問題或閉鎖故障。FPGA電源軌要求的啟動時間在最快為 100-200 us，最慢為50-100 ms的范圍內(nèi)變化。

FPGA電源設(shè)計(jì)的實(shí)例

圖1. FPGA電源設(shè)計(jì)的實(shí)例

為了明了起見，F(xiàn)PGA電源設(shè)計(jì)的框圖實(shí)例如圖1所示。這個設(shè)計(jì)的特點(diǎn)是，一個LM20145提供1.1V的內(nèi)核電壓，能傳送高達(dá)5A的電流，另一個LM20154提供I/O電壓，任選為1.8V，并能傳送高達(dá)4A的電流，以及一個LM20133提供2.5V輔助電源軌，電流3A。輸出軌電壓能在溫度范圍內(nèi)以1.5%的精度穩(wěn)壓，也能通過輸出和FB引腳之間的電阻分壓器容易地縮放。所有器件均采用纖薄的焊盤外露的TSSOP-16封裝，可應(yīng)用在緊湊型電源設(shè)計(jì)中。此外，它們都是引腳兼容的，所以僅需選擇該系列中不同的器件，就可很容易地縮放輸出電流性能，來符合FPGA設(shè)計(jì)的電源要求。

圖2. 基于LM20134/LM20154（異相）和LM20154/LM20154（同相）降壓穩(wěn)壓器的輸入電容電流比較

設(shè)計(jì)特性

這種設(shè)計(jì)中突出的特性之一是提供了許多有用的頻率同步選項(xiàng)。LM20145具有電阻可調(diào)頻率，對其調(diào)諧可將開關(guān)噪聲保持在特定的頻譜之間。LM20133是一個同步輸入器件，將其與外置時鐘信號同步可得到相同的效果。本例中,將LM20133同步到LM20154的同步輸出信號，帶來的額外益處是將兩個器件同步且為180°異相。這將減少輸入電源上的輸入紋波電流，因而能降低對輸入電容的要求。圖2為采用異相轉(zhuǎn)換器降低輸入紋波電流的例子。

所有的器件都具有圖3 所示的靈活的時序選項(xiàng)。在設(shè)計(jì)例子中，采用SS引腳以及電阻分壓器來跟蹤LM20145的I/O軌電壓。這種類型的時序，被稱之為同時順序，能使兩個電源軌之間的電壓差最小，從而消除了兩個電源軌之間的寄生傳導(dǎo)路徑。在LM20133上的精確EN引腳使其能依此被LM20154用I/O電源軌的分壓器進(jìn)行時序設(shè)定。其它的時序設(shè)定方法包括將器件的PGOOD引腳連至別的器件的EN引腳。在這種情況下，當(dāng)?shù)谝粋€器件的輸出到達(dá)其最終值的94%（典型值）時，即使能第二個器件。

圖3. 多個時序選項(xiàng)

結(jié)論

LM201xx系列能夠提供全面的特性和許多選項(xiàng)，使得FPGA設(shè)計(jì)工程師可充分定制滿足系統(tǒng)應(yīng)用需求的電源解決方案。