MAX3420E外設(shè)控制器的中斷系統(tǒng)

max3420e可與任何spi主控制器相連，以構(gòu)成全速usb外設(shè)器件。盡管一般都由max3420來管理底層usb信令，但是需要處理usb事件時(shí)，spi主控制器必須參與處理，當(dāng)max3420的int引腳指示有中斷發(fā)生時(shí)，spi主控制器將讀取14個(gè)中斷請(qǐng)求位，以確定需要服務(wù)的中斷，一般情況下，主要由這些中斷請(qǐng)求（irq）位確定max3420e的工作過程，在選擇器件時(shí)，spi主控制器可以是微控制器、dsp、asic或具備spi端口的其他器件，并應(yīng)能提供sclk信號(hào)。

max3420e的中斷邏輯

◇ irq位

圖1所示為max3420e中斷邏輯。陰影部分是可通過spi訪問的寄存器位，圖中有一個(gè)irq位，實(shí)際上，每一個(gè)中斷都有一個(gè)用于鎖存服務(wù)請(qǐng)求的觸發(fā)器。觸發(fā)器的輸出即為irq，它出現(xiàn)在max3420e寄存器中，irq位提供兩種功能：一是讀取一個(gè)irq位，然后返回irq觸發(fā)器的狀態(tài)；二是寫入一個(gè)“1”至irq位，以清除irq觸發(fā)器，而寫入“0”至irq位，則不改變觸發(fā)器狀態(tài)。

事實(shí)上，可以在任意時(shí)刻讀取irq位，它反映了irq觸發(fā)器的狀態(tài)，當(dāng)按照寫入1而不是0來清除所選的irq位時(shí)，這一過程不需要讀-修改-寫周期，假設(shè)max3420e的irq位與普通的寄存器位一樣，即寫1置位，寫0清除，那么，清除usbirq寄存器的usesirq位的操作代碼如下：

#define rusbirq 13 //register 13

#define bmuresirq 0x08 //uresirq is bit4，bm means“bit mask”

unsigned char dum；

dum=rreg（rusbirq）； //read the register

dum=dum&—bmuresirq； //chear one bit

wreg（rusbirq，dum）； //write it back

由于spi主控制器可通過寫1來清除一個(gè)max3420e irq位，而寫0則不改變其他寄存器位，因此，spi主控制器可直接寫入位屏蔽值以清除uresirq位。這樣，上述代碼中的最后三條語句便可由下面的單條語句所替代：

wreg（rusbirq，bmuresirq）；//1 cheras an irq bit，0 leaves it alone

◇ ien位

14個(gè)max3420e中斷的每一個(gè)都有相應(yīng)的中斷使能（ien）位，ien位和irq觸發(fā)器輸出進(jìn)行“與”操作，可決定是否向int引腳傳送中斷請(qǐng)求。14個(gè)irq觸發(fā)器通過門控電路后再進(jìn)行“或”操作，也會(huì)形成一個(gè)內(nèi)部中斷請(qǐng)求信號(hào)，并傳送至中斷引腳邏輯模塊。

實(shí)際上，無論ien位的狀態(tài)如何，irq位都指示中斷懸掛狀態(tài)，這樣，即使中斷不觸發(fā)int引腳，固件仍可以檢查該懸掛中斷，如果您的程序需要檢查一個(gè)irq寄存器“是否懸掛中斷”，比較簡(jiǎn)單的方法是讀取irq和ien寄存器，并對(duì)它們進(jìn)行“與”操作，然后檢查“等待和被使能的irq”位，零值表示沒有使能的中斷，系統(tǒng)處于懸掛狀態(tài)。

◇ ie位

sip主控制器通過ie位來使能或者禁止int引腳，由于該位影響到所有的中斷，因此通常稱之為全局中斷使能，不論irq或者ien位的狀態(tài)如何，當(dāng)ie為0時(shí)，int引腳均無效。

可用兩個(gè)寄存器位intlevel（參考下面的討論）和posint來控制int引腳的工作方式，在設(shè)置ie為1之間，應(yīng)先設(shè)置這兩個(gè)配置位。其操作如下：

（1）電平模式

某些微控制器系統(tǒng)使用低電平有效中斷。當(dāng)采用這種配置時(shí)，max3420e采用一個(gè)開漏極晶體管驅(qū)動(dòng)int引腳至地，由于引腳只能驅(qū)動(dòng)低電平，因此，需要在int引腳和邏輯電源之間接一個(gè)上拉電阻，該模塊支持多個(gè)芯片的int引腳輸出（每個(gè)均為開漏輸出）連接在一起，并使用單個(gè)上拉電阻。由于任何一個(gè)芯片輸出都可將引腳拉低，因此這種邏輯有時(shí)也稱為“線或”。對(duì)于這種類型的系統(tǒng)，可設(shè)置intlevel為1。

（2）邊沿模式

max3420e的int引腳可以驅(qū)動(dòng)邊沿有效的中斷系統(tǒng)，此時(shí)，微控制器在其中中斷輸入腳上將檢查0到1或者1到0跳變，intlevel為0是max3420e的缺省模式。spi主控制器通過第二個(gè)posint位設(shè)置邊沿極性，posint為1時(shí)，max3420e為懸掛中斷輸出一個(gè)0到1的跳變。posint為0（缺省值）時(shí)，max3420為懸掛中斷輸出一個(gè)1到0的跳變。

需要說明的是：如果一個(gè)irq位置位，而其對(duì)應(yīng)的ien位清零，則irq將不會(huì)影響int輸出引腳，但是，中斷仍處于懸掛狀態(tài)，永遠(yuǎn)可以讀取irq位以獲得其狀態(tài)，可向?qū)?yīng)的寄存器位寫1，并將irq位清零。

懸掛中斷（irq位是1）的ien位出現(xiàn)0到1跳變時(shí)將產(chǎn)生中斷。

int引腳可連接至微控制器的中斷系統(tǒng)，此外，微控制器可以輪詢int引腳，以確定max3420e是否有中斷處于懸掛狀態(tài)，最適合輪詢的模式是電平模式（intlevel=1），這是因?yàn)樵谶呇啬Ｊ街?，int引腳輸出的脈沖可能太窄，微控制器無法探測(cè)到（參考下面的討論）。請(qǐng)注意，電平模式需要在int引腳和v1之間連接一個(gè)上拉電阻。

int引腳狀態(tài)與波形

◇ 電平模式

圖2所示為電平模式下的max3420e的int引腳波形。int引腳靜態(tài)為高電平（上拉至vl）。假設(shè)圖中兩個(gè)中斷的ien位均置為1，全局ie位也置1，那么將發(fā)生一個(gè)中斷請(qǐng)求，使max3420e int引腳置低，實(shí)際上，盡管max3420e中斷輸出引腳被稱為int引腳，它有時(shí)也是負(fù)極性（例如在電平模式下）。

spi主控制器完成中斷服務(wù)后將向irq位寫入1，并將其清零，并使int引腳返回至靜態(tài)高電平。（a）和（b）之間的間隔是中斷置位其irq位和spi主控制器清除irq位之間的時(shí)間，當(dāng)系統(tǒng)產(chǎn)生另一個(gè)中斷請(qǐng)求，會(huì)將int引腳拉低，而當(dāng)?shù)谝粋€(gè)中斷請(qǐng)求處于懸掛狀態(tài)時(shí)，系統(tǒng)可能產(chǎn)生第二個(gè)中斷請(qǐng)求，而此時(shí)int電平?jīng)]有變化，因此至少有一個(gè)中斷處于懸掛狀態(tài)（實(shí)際上，此刻有兩個(gè)中斷處于懸掛狀態(tài)。）

當(dāng)spi主控制器完成一個(gè)中斷服務(wù)向irq位寫入1并將其清零后，由于仍有一個(gè)中斷處于懸掛狀態(tài)，int引腳將保持低電平，此后sip主控制器處理完剩下的中斷請(qǐng)求，并向irq位寫入1，在將其清零，此后由于沒有中斷處于懸掛狀態(tài)，因此，int引腳將返回至靜態(tài)高電平。

這種邏輯可以很好地處理int引腳輪詢，如果max3420e的任何部分需要服務(wù)，并且其中斷已被使能，那么int引腳將變?yōu)榈碗娖?，在微控制器清除最后一個(gè)懸掛irq位之前，int引腳一直保持低電平。

◇ 邊沿模式

圖3所示為兩種極性邊沿模式下max3420e的int引腳波形，極性由posint位控制。該波形與電平模式相似，但有兩處不同，在兩種條件下，int引腳將產(chǎn)生邊沿跳變：第一是一個(gè)irq位變?yōu)橛行顟B(tài)（其irq觸發(fā)器產(chǎn)生0到1跳變），此時(shí)處理器將清除一個(gè)irq位（向其寫入1），其他irq處于懸掛狀態(tài)，第二個(gè)條件是在確保還有中斷需要服務(wù)時(shí)，處理器能夠檢測(cè)到邊沿跳變。

除了產(chǎn)生邊沿跳變外，與電平模式一樣，int引腳也具有有效和無效狀態(tài)，int引腳的無效狀態(tài)取決于posint位設(shè)置的邊沿極性，在這一點(diǎn)上，邊沿模式與電平模式相似，察看int引腳的狀態(tài)就可以知道是否有中斷處于懸掛狀態(tài)，當(dāng)在負(fù)極性邊沿模式下如果沒有懸掛中斷，int引腳為高電平，如果有懸掛中斷，則為低電平，而在正極性邊沿模式下，如果沒有懸掛中斷，int引腳為低電平，如果有懸掛中斷，則為高電平。

int引腳的有效狀態(tài)意味著至少有一個(gè)中斷處于懸掛狀態(tài)，無效狀態(tài)是指沒有中斷處于懸掛狀態(tài)，假設(shè)中斷已被使能，那么，系統(tǒng)將出現(xiàn)以下事件；

（1）產(chǎn)生一個(gè)中斷請(qǐng)求時(shí)，max3420e int引腳出現(xiàn)一個(gè)邊沿跳變，邊沿的極性取決于posint位的設(shè)置，由于中斷仍處于懸掛狀態(tài)，int引腳保持其有效狀態(tài)。

（2）spi主控制器完成中斷服務(wù)后，并向irq位寫入1，并將其清零。max3420e int引腳返回至無效狀態(tài)，圖中（a）和（b）之間的間隔（1）是產(chǎn)生中斷和spi主控制器清除irq位之間的時(shí)間。

（3）產(chǎn)生另一個(gè)中斷請(qǐng)求時(shí)，max3420e int引腳產(chǎn)生一個(gè)邊沿跳變，并保持其有效狀態(tài)。

（4）當(dāng)?shù)谝粋€(gè)中斷請(qǐng)求處于懸掛狀態(tài)時(shí)，系統(tǒng)又將產(chǎn)生第二個(gè)中斷請(qǐng)求，由于max3420e int引腳必須產(chǎn)生另一個(gè)邊沿跳變。因此，該引腳將在無效和有效狀態(tài)之間產(chǎn)生跳變脈沖，從而提供正確的邊沿極性，在max3420e中，該脈沖的寬度固定為10.67μs，由于還有中斷處于懸掛狀態(tài)，int引腳可保持在有效狀態(tài)。

（5）spi主控制器完成一個(gè)懸掛中斷服務(wù)后，向其irq位寫入1，將其清除。與第（d）步一樣，int引腳產(chǎn)生另一個(gè)邊沿跳變。

（6）spi主控制器處理完剩下的中斷請(qǐng)求，并向其irq位寫入1，將其清除。由于此時(shí)已沒有中斷處于懸掛狀態(tài)，因此，int引腳返回至無效狀態(tài)。

中斷寄存器

表1是max3420e寄存器控制位，其中陰影部分可用于控制usb中斷系統(tǒng)。max3420e具有兩類usb中斷，可由表1中陰影部分的寄存器控制，中斷位分為兩類：一是位于epirq（r11）和epien（r12）寄存器的端點(diǎn)控制，二是位于usbirq（r13）和usbien（r14）寄存器的usb控制，全局ie位在cpuctl寄存器中。

中斷請(qǐng)求位bav

該器件的三個(gè)緩沖區(qū)就緒（bav）irq位可用于指示是否可以將spi主控制器裝入一個(gè)in端點(diǎn)fifo，芯片復(fù)位或者in數(shù)據(jù)由端點(diǎn)緩沖區(qū)成功地發(fā)送給主機(jī)后，max3420將置位這些irq位，此后該irq將通知spi主控制器緩沖區(qū)可以裝入新數(shù)據(jù)。

與所有的max3420e irq位一樣，也可以通過寫入1來三個(gè)清除bav irq位，但是千萬不要這樣做，相反，應(yīng)通過寫入in端點(diǎn)的字節(jié)計(jì)數(shù)寄存器來清除bav irq位，這是因?yàn)閙ax3420e要使用一個(gè)in端點(diǎn)的bav中斷請(qǐng)求位作為鎖定機(jī)制。

事實(shí)上，上述機(jī)制可以確保spi主控制器和max3420e的串行接口引擎（sie）不會(huì)同時(shí)使用端點(diǎn)緩沖區(qū)。例如，如果清除bav位，然后以兩條單獨(dú)指令裝入字節(jié)計(jì)數(shù)器。那么當(dāng)您更新字節(jié)計(jì)數(shù)寄存器時(shí)，可能已經(jīng)開始了數(shù)據(jù)包傳輸，從而導(dǎo)致數(shù)據(jù)出錯(cuò)。