Cadence推出第一套完整支持CPF的解決方案
——
加入技術(shù)交流群
隨著節(jié)能器件需求的增加，低功耗設(shè)計(jì)技術(shù)正在成為主流。例如，便攜應(yīng)用設(shè)備需要較長的電池使用時(shí)間，這就使得合適的功耗節(jié)約成為必然。高度集成、高性能的90納米以下芯片對熱量管理提出了挑戰(zhàn)，而這就要求整個(gè)芯片的功率優(yōu)化。而大型終端產(chǎn)品應(yīng)用如服務(wù)器群組的所有層面都需要功率優(yōu)化，以降低整體能量消耗。此外，與封裝相關(guān)的成本考慮也推動(dòng)著設(shè)計(jì)師采用低功耗設(shè)計(jì)。
為了滿足這些不同的需求，設(shè)計(jì)師正越來越多地采用高級低功耗設(shè)計(jì)方式，例如電源關(guān)斷（PSO）、多供應(yīng)電壓（MSV）以及狀態(tài)保留功率閘（SRPG）。然而這些技術(shù)的EDA支持是支離破碎的，不同的工具需要不同的方式來表示低功耗意圖。結(jié)果，設(shè)計(jì)師不得不通過一系列的特殊手段定義低功耗功能，例如在同一個(gè)設(shè)計(jì)中多次人工地輸入功耗數(shù)據(jù)。這個(gè)過程不僅枯燥而且很容易出錯(cuò)，更重要的是，它使得設(shè)計(jì)的可預(yù)測性和驗(yàn)證變得極其困難。
全新的Cadence Low-Power Solution通過在CPF規(guī)范中建立一個(gè)設(shè)計(jì)功耗意圖的單一的表示法解決了這一困難，促進(jìn)了IP復(fù)用和RTL輕便性。這種表現(xiàn)法跨越了邏輯設(shè)計(jì)師、驗(yàn)證工程師和實(shí)現(xiàn)工程師所使用的Cadence Logic Design Team Solution和Digital Implementation解決方案，包括計(jì)劃和以指標(biāo)為驅(qū)動(dòng)的流程管理、仿真、邏輯綜合、等效驗(yàn)證、測試、布局、布線和電壓降分布分析。它能夠讓由多類型專家構(gòu)成的整個(gè)項(xiàng)目團(tuán)隊(duì)以包含了低功耗意圖的共同的設(shè)計(jì)角度開始工作。它還大幅提高了設(shè)計(jì)可預(yù)測性，并將芯片故障的風(fēng)險(xiǎn)降到最低。
Common Power Format與Power Forward Initiative
新的Cadence Low-Power Solution的一個(gè)重要促進(jìn)因素是Common Power Format (CPF)的集成。CPF提供了一個(gè)標(biāo)準(zhǔn)的詞典，從設(shè)計(jì)到驗(yàn)證和實(shí)現(xiàn)均可標(biāo)識，保證了整個(gè)流程的一致性。
CPF 1.0 已經(jīng)經(jīng)過了Power Forward Initiative（PFI）顧問們的全面審核，他們是代表電子產(chǎn)業(yè)各細(xì)分市場的領(lǐng)導(dǎo)廠商，包括半導(dǎo)體、代工廠、半導(dǎo)體設(shè)備、系統(tǒng)和電子設(shè)計(jì)自動(dòng)化公司。PFI顧問提供了超過500項(xiàng)建議，這些都已經(jīng)加入到CPF 1.0中，他們于2006年末捐獻(xiàn)給Si2 Low Power Coalition（LPC）。將來LPC將負(fù)責(zé)CPF的推進(jìn)。LPC已經(jīng)審核了CPF 1.0，按照Si2標(biāo)準(zhǔn)化進(jìn)程，已將CPF暫時(shí)批準(zhǔn)為Si2規(guī)格。
供應(yīng)情況
作為Cadence Torino項(xiàng)目的一個(gè)里程碑，Cadence Low-Power 解決方案目前已經(jīng)上市，并且預(yù)定將于年內(nèi)加入支持Cadence新技術(shù)的有功耗意識的流程。其它Torino的產(chǎn)品將于2007年內(nèi)陸續(xù)公布。
評論