基于FPGA和單片機(jī)的位移測(cè)量裝置的設(shè)計(jì)

4 系統(tǒng)軟件程序設(shè)計(jì)

本系統(tǒng)由單片機(jī)與FPGA共同控制實(shí)現(xiàn)，FPGA主要用于ADC時(shí)序的控制以及數(shù)據(jù)的運(yùn)算，單片機(jī)則用來實(shí)現(xiàn)人機(jī)的交互。程序采用結(jié)構(gòu)化設(shè)計(jì)思想，軟件采用模塊化設(shè)計(jì)，主程序中調(diào)用各子程序，有專門的數(shù)據(jù)處理子程序、信號(hào)發(fā)生器子程序、掃描鍵盤子程序等。除了數(shù)據(jù)運(yùn)算和顯示外，本系統(tǒng)還附加了自校正功能，即通過比較兩路信號(hào)的幅值控制電機(jī)的正轉(zhuǎn)和反轉(zhuǎn)，最終使鐵芯停在參考零的位置。圖7為程序流程。

5 系統(tǒng)測(cè)試與結(jié)果分析
　　5．1 使用儀器及型號(hào)

PC機(jī)：Intel奔騰D，主頻：2．5 G，內(nèi)存：1 G；偉福仿真機(jī)：E51／S；直流穩(wěn)壓穩(wěn)流電源：SGl733SB3A；雙蹤數(shù)字存儲(chǔ)示波器：TEKT-RONLX TDS1002。

　　5．2 測(cè)試內(nèi)容與結(jié)果

　　在電路調(diào)試的過程中，針對(duì)各個(gè)模塊分別進(jìn)行調(diào)試，調(diào)試結(jié)果效果不錯(cuò)，調(diào)試數(shù)據(jù)表格省略。進(jìn)行整機(jī)調(diào)試時(shí)，測(cè) 量了A、B、C 3點(diǎn)的信號(hào)波形。其中C處的信號(hào)波形良好，無失真。A、B 2點(diǎn)的輸出的直流信號(hào)無紋波抖動(dòng)，而且數(shù)值準(zhǔn)確。對(duì)于位移測(cè)量，實(shí)驗(yàn)數(shù)據(jù)如表l和表2所示。對(duì)該位移測(cè)量結(jié)果進(jìn)行分析，可以看出位移測(cè)量的精度較高，最大誤差是0．5 mm，測(cè)量范圍是-20～20 mm，總體來說，整個(gè)系統(tǒng)的完成情況較好。

　　6 結(jié)束語

　　該系統(tǒng)測(cè)量位移范圍擴(kuò)展到-20～20 mm，實(shí)際測(cè)量到自制差動(dòng)變壓器的近似線性范圍約為-24～24 mm，能夠?qū)崿F(xiàn)較高的精度測(cè)量，同時(shí)也能夠達(dá)到不錯(cuò)的動(dòng)態(tài)范圍，但線性度不是很好，這主要是受線圈繞制的非理想均勻、對(duì)稱以及鐵芯規(guī)格不理想等因素的**，但通過軟件校正可大大提高位移測(cè)量的精度，而且線性度的穩(wěn)定性也會(huì)有提高。