可編程模擬器件在接收機動態(tài)可重構(gòu)結(jié)構(gòu)應用

CypressPSoC器件

　　Cypress半導體公司的PSoC混合信號架構(gòu)將可編程的模擬與數(shù)字模塊同8位微控制器進行了完美集成，這種獨特的功能組合使設計人員能夠針對各種應用實現(xiàn)無與倫比的靈活性。最新CY8C23x33器件采用8位逐次逼近ADC，能實現(xiàn)高達375Ksps的采樣率。此外，該解決方案還具備可實現(xiàn)出色可配置性的26個GPIO，能夠快速適應不斷變化的特性要求。該器件采用5x5mm的QFN封裝，能夠最大限度地縮小板極空間。

　　PSoC器件集成了通過一個片上微控制器進行控制的可配置模擬和數(shù)字電路，提供更強大的設計修改功能，并進一步減少元件數(shù)量。PSoC器件包括最大32Kb的閃存、2Kb的SRAM、一個帶有32位累加器的8x8乘法器、電源和睡眠監(jiān)控電路，以及硬件I2C通信[2]。

　　所有的PSoC器件都是可動態(tài)重配置的，使得設計人員能夠隨意在運行過程中改變內(nèi)部資源形式，使用較少的元件完成既定任務。易用的開發(fā)工具讓設計人員能夠選擇可配制程序庫元素來提供模擬功能(如放大器、ADC、DAC、濾波器和比較器)，以及數(shù)字功能(如定時器、計數(shù)器、PWM、SPI和UART)。PSoC系列器件的模擬性能包括軌至軌輸入、可編程增益放大器和分辨率高達14位的ADC，以及超低的噪聲、輸入漏電流和電壓偏移。

　　單個PSoC器件可集成多達100個外圍部件，在提高系統(tǒng)質(zhì)量的同時，節(jié)省客戶的設計時間，縮減板級空間和功耗，并使系統(tǒng)成本降低。

　　接收機設計

　　基于以上分析的結(jié)果，結(jié)合前端硬件電路，為實現(xiàn)一定的認知無線電功能，特設計接收機結(jié)構(gòu)(見圖5)。

　　圖5　接收機結(jié)構(gòu)

　　前端低噪聲放大器選用的是ADA4857-1，這是一個超低損耗、低功率、高速運算放大器，在SOIC結(jié)構(gòu)下的3dB帶寬可以達到750MHz，其開環(huán)增益為57dB，基本滿足此接收機對前端低噪聲放大器的要求。在搭建電路時尤其要注意電源旁路、寄生電容和外圍器件的選擇對充分發(fā)揮放大器性能的影響[3]。

　　DDS(直接頻率合成器)選用的是1GSPS的AD9858，其使用先進的DDS技術(shù)和一個內(nèi)置的高速、高性能D/A轉(zhuǎn)換器組成數(shù)字可編程、完全高頻率的合成器，可以產(chǎn)生一個高達400MHz的模擬輸出正弦波，完全滿足接收機對本振的要求。