基于FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

　　(2)亮度調(diào)節(jié)

　　本文在現(xiàn)有脈寬調(diào)制亮度調(diào)節(jié)技術(shù)[5]上提出了改進(jìn)的亮度調(diào)節(jié)方案。本系統(tǒng)選用120 MHz的時(shí)鐘作為脈寬計(jì)數(shù)器的驅(qū)動(dòng)時(shí)鐘，所以可以產(chǎn)生至少9 ns寬的脈沖。根據(jù)LED屏幕的驅(qū)動(dòng)理論，選用9 ns作為最低亮度的最低灰度級(jí)的脈沖寬度，選用12灰度級(jí)時(shí)最高灰度級(jí)的脈沖寬度為9×211 ns。設(shè)豎直串行需要移2 560個(gè)數(shù)據(jù)，本系統(tǒng)選用12 MHz的屏幕數(shù)據(jù)移位時(shí)鐘，則2 560個(gè)數(shù)據(jù)移入屏幕需要213 μs，在灰度級(jí)脈沖寬度時(shí)間小于213 μs時(shí)，就需要等待數(shù)據(jù)移入屏幕，而在灰度級(jí)脈沖寬度時(shí)間大于213 μs時(shí)，數(shù)據(jù)移位則需要等待脈沖寬度計(jì)數(shù)完成。調(diào)節(jié)亮度是對(duì)每一個(gè)灰度級(jí)的脈沖寬度乘上一個(gè)相同的系數(shù)。以64級(jí)亮度控制為例，最高亮度時(shí)最低灰度級(jí)的脈沖寬度為9×64 ns，最高灰度級(jí)的脈沖寬度為9×211×64 ns。采用脈沖寬度調(diào)制方式實(shí)現(xiàn)灰度控制，則掃描完一幀圖像所需要時(shí)間由式(7)計(jì)算得出：

　　213 μs×9+294.912μs+0.589 824 ms+1.1796 48 ms=3.981 384 ms (7)

　　本系統(tǒng)接收的視頻源的刷新率為60 Hz，為了避免幀間圖像撕裂的現(xiàn)象出現(xiàn)，LED顯示屏的刷新率是視頻源刷新率的整數(shù)倍。視頻源的換幀時(shí)間為16.6 ms，LED顯示可以在這個(gè)時(shí)間內(nèi)讀取同一幀數(shù)據(jù)進(jìn)行屏幕刷新，根據(jù)上面的計(jì)算結(jié)果有 3.981 384×416.6 ms，即可得出LED顯示屏的刷新率為60 Hz×4=240 Hz。

　　本文基于Altera的低成本Cyclone II 系列FPGA EP2CQ208C設(shè)計(jì)了一種高性能、低成本的LED大屏幕控制系統(tǒng)。通過改進(jìn)SDRAM乒乓式緩存方案既節(jié)省了FPGA的IO口，又提高了系統(tǒng)的靈活性。設(shè)計(jì)了一種基于FPGA的片內(nèi)RAM和PC機(jī)軟件的反γ校正與灰度級(jí)設(shè)置方案，同時(shí)設(shè)計(jì)了在FPGA中實(shí)現(xiàn)的圖像對(duì)比度、亮度調(diào)節(jié)模塊。本系統(tǒng)最大可驅(qū)動(dòng)1 280×1 024分辨率LED屏幕，刷新率不低于240 Hz，且灰度級(jí)、反γ校正系數(shù)、亮度、對(duì)比度等均可通過PC機(jī)軟件靈活調(diào)節(jié)。為了實(shí)現(xiàn)屏幕驅(qū)動(dòng)面積、LED屏幕刷新率的靈活設(shè)置，今后的工作將深入討論這幾方面之間的關(guān)系以及各種設(shè)置在FPGA中的實(shí)現(xiàn)。

　　參考文獻(xiàn)

　　[1] 王臣凱．LED大屏幕同步顯示系統(tǒng)硬件設(shè)計(jì)及實(shí)現(xiàn)[Ｄ]．大連理工大學(xué)碩士學(xué)位論文，2008.

　　[2] 黃家善，張平均，陳建順．基于千兆以太網(wǎng)的LED顯示屏關(guān)鍵技術(shù)分析與實(shí)現(xiàn)[Ｊ]．福建師范大學(xué)學(xué)報(bào)，2006(3)．

　　[3] 續(xù)天翔．LED圖象顯示屏Gamma校正及在FPGA中的實(shí)現(xiàn)［Ｊ］．機(jī)械管理開發(fā)，2008(12).

　　[4] 孟麗瑩，成亮，閆國(guó)梁，等．基于CPLD的視頻對(duì)比度調(diào)節(jié)硬件實(shí)現(xiàn)[Ｊ]．科技情報(bào)開發(fā)與經(jīng)濟(jì)，2008．

　　[5] 王麗莉，董金明．LED全彩屏脈沖打散顯示方案[J]．電子測(cè)量與技術(shù)，2006(8)．