新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 一種基于FPGA分布式算法的濾波器設(shè)計實現(xiàn)

一種基于FPGA分布式算法的濾波器設(shè)計實現(xiàn)

作者: 時間:2010-10-27 來源:網(wǎng)絡(luò) 收藏

  由圖3中可以看出,本系統(tǒng)存在相位偏移和濾波后依然存在雜波信號的缺點,相位偏移主要是由濾波處理滯后于輸入引起的,比較穩(wěn)定且偏移較小,一般情況下可以忽略;雜波信號由系統(tǒng)階數(shù)較低和系數(shù)量化誤差引起的。實際應(yīng)用中可根據(jù)情況選擇適當階數(shù)的和提高采樣頻率予以解決。

  工況信號測試實驗。由信號發(fā)生器同時產(chǎn)生一個50 Hz低頻信號和一個5 kHz高頻信號,然后對兩個信號進行疊加,作為被測的工況信號。被測的工況信號經(jīng)過A/D轉(zhuǎn)換、濾波處理、D/A轉(zhuǎn)換,然后在示波器中顯示,如圖4所示。輸出波形中過濾掉了高頻信號部分,同時低頻信號能夠通過該。由圖4中可以看出,濾波處理后與實際信號還存在一定的誤差。誤差主要是由于算法中采用了低階、系數(shù)量化誤差、器件精度低等原因所致,該誤差可以控制在允許范圍,還可以通過選擇高精度的器件和增加濾波器的階數(shù)得以提高。

實際測試

  4 結(jié)語

  實驗結(jié)果表明,基于低通FIR濾波器的優(yōu)點是工作可靠,濾波精度較高,且具有占用資源少,運算速度快。在資源允許的條件下可根據(jù)實際應(yīng)用任意確定濾波器的字長和階數(shù),在高速數(shù)字信號處理領(lǐng)域可以得到很好的應(yīng)用。


上一頁 1 2 3 4 下一頁

關(guān)鍵詞: 濾波器 FPGA 分布式算法 DSP

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉