智能延遲觸發(fā)產(chǎn)生器的設(shè)計

摘要：針對高速飛行物的Ｘ光陰影照相所要求的提前觸發(fā)問題，設(shè)計了一套可自動根據(jù)物體飛行速度觸發(fā)Ｘ光機的智能延遲觸發(fā)產(chǎn)生器。該產(chǎn)生器采用全數(shù)字電路工作，工作速度快，響應迅速，不存在響應時間的不確定區(qū)域，可保證Ｘ光機觸發(fā)時刻的準確。 關(guān)鍵詞：可編程數(shù)字電路 Ｘ光陰影照相 智能延遲 觸發(fā) CPLD 在彈道測量、高速飛行物碰撞實驗（如太空中的“垃圾”碎片對飛行的衛(wèi)星及飛行艙的損害研究所進行的實驗）及其它的類似實驗中，需要準確測量飛行物碰撞前的一些狀態(tài)，如速度、飛行姿態(tài)、斷裂等情況，并且希望得到在碰撞前很短的距離處測量到的數(shù)據(jù)。這樣在Ｘ光陰影照相技術(shù)中，有關(guān)Ｘ光機的觸發(fā)問題就顯得很重要。如果Ｘ光機提前觸發(fā)了，此時飛行物還未進入照相區(qū)域或者離碰撞區(qū)的距離還遠，則記錄不到彈丸的Ｘ光圖像，或者由于位置不理想而造成數(shù)據(jù)不夠準確；如果Ｘ光機延遲過多觸發(fā)，則無法獲得碰撞前的狀態(tài)參數(shù)。所以，Ｘ光機的觸發(fā)時刻必須準確才能保證獲得物體在希望位置處的Ｘ光陰影圖像，并且降低實驗成本。 基于這種對觸發(fā)時間的嚴格要求，用高速、大規(guī)?？删幊虜?shù)字電路設(shè)計了一套智能延遲觸發(fā)產(chǎn)生器，它具有工作速度高、電路延時小而確定的特點，在實驗中獲得了成功的應用。 １ 微型計算機處理的不足 按常理，用計算機來處理一些智能問題是非常合適的，也是常采用的方法，但在該類觸發(fā)系統(tǒng)中并不適用：首先，計算機根據(jù)預先測量到的飛行速度計算所需要的提前觸發(fā)時間是需要一定的軟件計算時間的。如果采用單片機系統(tǒng)，則該計算時間可以長達幾十微秒，甚至更長；其次，微型計算機（即使是ＰＣ機）的Ｉ／Ｏ操作也需要微秒量級的時間，并且存在一定的抖動，這對于超高速飛行物的碰撞實驗來講是不能忍受的。從上述兩個方面來看，在該類系統(tǒng)中使用微型計算機系統(tǒng)來完成所需的智能延遲觸發(fā)功能在原理上雖然不難，但卻不能夠滿足超高速情況和非常精確的要求，并且成本過于昂貴，所以必須采用工作速度很快的全硬件電路。 ２ 智能延遲觸發(fā)原理 智能延遲觸發(fā)產(chǎn)生器的原理框圖如圖１所示。 在物體飛臨Ｘ光測量處之前，預先安放好的預測速系統(tǒng)可以探測到物體的大概飛行速度，并輸出速度對應信號Ｖ＿ＴＥＳＴ；同時啟動速度區(qū)間判斷電路， 由其產(chǎn)生預先設(shè)計好的各種速度所對應的電信號（其高電平寬度對應速度大?。?，并與信號Ｖ＿ＴＥＳＴ進行符合，得到相對應速度的選擇信號Ｖｉ；由有效的Ｖｉ確定對應的速度所需的延遲觸發(fā)時間Ｐｉ，并經(jīng)輸出觸發(fā)脈沖形成電路獲得一個寬度為１．００μｓ的觸發(fā)脈沖。該觸發(fā)脈沖即可用于Ｘ光機的觸發(fā)。 ３ 飛行物預測速系統(tǒng) 該系統(tǒng)由前端的飛行物探測系統(tǒng)與后面的速度電信號處理電路組成。飛行物探測系統(tǒng)的構(gòu)成如圖２所示。圖中的探測器可以是激光—光電探測器（基于激光隔斷測速原理）或線圈探測器（基于磁測速原理），它們的放置間隔為Ｌ１，當物體飛越探測器時，電路可輸出相對應的脈沖信號Ｓ１和Ｓ２，這兩個脈沖信號之間的時間Ｔ１即為物體飛越距離Ｌ１所用的時間，因此預測平均速度Ｖ１為： Ｖ１＝L1/T1 （１） 由式（１）即可通過對時間Ｔ１進行計數(shù)而判斷出彈丸的大致速度。由于Ｌ１和Ｌ２較小，可認為物體碰撞前的速度近似為Ｖ１。因此，物體飛越距離Ｌ２所需時間Ｔ２也就是延遲觸發(fā)Ｘ光機的時間，可由下式得到： Ｔ２＝L2/V1 （２） ４ 速度預設(shè)電路 根據(jù)物體的飛行速度范圍,按一定的速度間隔（如１００ｍ／ｓ）等間隔或不等間隔將其分為多個區(qū)域；該電路由探測器Ｄ１的輸出信號啟動，同時產(chǎn)生所有速度區(qū)域的信號，并用預測速度門寬信號Ｔ１與這些信號進行相與的操作，就可以選擇飛行速度所處的速度區(qū)間，并輸出一個速度選擇信號Ｖｉ給下級電路。 圖３是速度設(shè)定的單元電路。該圖所示速度設(shè)定值為１１．３ｋｍ／ｓ（Ｌ１＝１０．０ｃｍ），改變圖中Ａ０～Ａ９（Ａ０～Ａ１５）的值，即可設(shè)置相應的速度值。圖４顯示了獲取速度區(qū)間信號的處理過程。 ５ 速度區(qū)間選擇電路 此電路根據(jù)預測速度值完成速度區(qū)間的選擇，電路主要由數(shù)據(jù)鎖存器組成，Ｖ＿ＴＥＳＴ的下降沿將有效的速度區(qū)間信號鎖存并保持而得到速度區(qū)間選擇信號Ｖｉ。圖５則顯示了獲取速度區(qū)間選擇信號Ｖｉ的處理過程。 圖6和圖7 ６ 延遲區(qū)間選擇電路 根據(jù)前面已確定的預測速度區(qū)間，本電路決定觸發(fā)脈沖的延遲時間，并經(jīng)觸發(fā)脈沖形成電路獲得一個寬度為１．００μｓ的輸出觸發(fā)脈沖。其信號處理原理如圖６所示，電路原理則如圖７所示。圖７中所示數(shù)值對為應于１１．４５ｋｍ／ｓ速度所需的延遲觸發(fā)時間數(shù)值。 圖8 速度為4.156km/s時的仿真結(jié)果 ７ 仿真及實際測量結(jié)果 利用Ｌａｔｔｉｃｅ公司的高速大規(guī)模在線可編程數(shù)字電路ｉｓｐＬＳＩ１０３２Ｅ－１２５?眼１?演來實現(xiàn)上述功能。首先用仿真軟件進行了電路編程和仿真。圖８顯示了在Ｌ１＝１０．０ｃｍ和Ｌ２＝１５．０ｃｍ條件下預測速度為４．１５６ｋｍ／ｓ時的仿真結(jié)果，其延遲時間為３５．２９２μｓ。仿真結(jié)果與設(shè)計結(jié)果非常相符。 圖９是實際的測量電路框圖，圖１０則顯示了電路的實際測量結(jié)果。圖中的所有信號是用邏輯分析儀ＬＡ５５４０在５００ＭＨｚ的時鐘頻率下獲取的，說明了該智能延遲觸發(fā)器的功能符合設(shè)計要求。 從仿真結(jié)果及實測結(jié)果來看，該智能延遲觸發(fā)器的電路設(shè)計是成功的，結(jié)合實際測量要求所研制的智能延遲觸發(fā)器已成功地應用于高速碰撞實驗中。其原理性的電路已解決了智能延遲觸發(fā)原理的根本問題，因此速度細分在原則上不會帶來設(shè)計上的難度，僅是增加電路的規(guī)模而已。該電路的最大特點是以低成本的全硬件電路數(shù)字化地實現(xiàn)延遲觸發(fā)時間的選擇，預設(shè)置值改變方便、響應快，克服了用微處理器實現(xiàn)時存在的處理時間長、不穩(wěn)定等缺陷。