AT84AD001型ADC在高速信號采集系統(tǒng)中的應用
1 AT84AD001的主要特點
本文引用地址:http://butianyuan.cn/article/226772.htmAT84AD001是Atmel公司生產(chǎn)的基于BiCMOS技術(shù)的高速ADC,該器件在一片ADC上集成了兩路(I和Q)獨立的ADC,具有8 bit轉(zhuǎn)換精度,每個通道具有l(wèi) GS/s的采樣率,在交錯模式下雙路ADC并行采樣可以達到2GS/s的采樣率。AT84AD001內(nèi)部集成了1:1和1:2的數(shù)據(jù)多路分離器(DMUX)和LVDS輸出緩沖器,可以降低輸出數(shù)據(jù)率,也可以方便地與多種類型的高速FPGA直接相連,實現(xiàn)高速率的數(shù)據(jù)存儲和處理。為補償由于器件參數(shù)離散和傳輸路徑差異所造成的采樣時鐘時延,該ADC具有采樣延時校準功能,可通過片內(nèi)的數(shù)字采樣延時調(diào)整功能調(diào)整兩路ADC的采樣時間,也可以使用Q路ADC獨有的采樣延遲微調(diào)功能調(diào)整Q路的采樣時間,使并行采樣模式下兩路ADC轉(zhuǎn)換保持更高的時序精度。AT84AD001的所有參數(shù)設(shè)置均通過三線串行接口實現(xiàn),利用該三線串口可由微處理器對ADC的工作模式進行控制,采用這種結(jié)構(gòu)減少了芯片引腳數(shù)和空間體積,并使電路工作參數(shù)設(shè)置更靈活、簡便。AT84AD001可廣泛應用于雷達、通訊、儀器以及醫(yī)療等領(lǐng)域的高速數(shù)據(jù)采集過程。
2 外部引腳
AT84AD00I有144個外部引腳(參見圖1)。按性質(zhì)主要分為模擬、數(shù)字兩部分。
模擬部分引腳分為模擬電源和模擬輸入兩類。模擬電源是3.3V,模擬輸入必須配置成差分輸入,并且具有500mVpp的峰峰值。雙通道共有兩個差分模擬輸入端Vinib和Vinqb,若前端信號是單端的,則必須經(jīng)過一個射頻變壓器將單端信號變換為差分信號。數(shù)字部分包括時鐘信輸入CLKI和CLKQ、數(shù)據(jù)輸出信號、數(shù)據(jù)準備信號(CLKIO和CLKQ0)、數(shù)據(jù)溢出修正位DOIR、三線串口和數(shù)字電源。其中電源有3.3 V和2.25V兩種。如圖l所示,DDRB是I和Q通道的同步數(shù)據(jù)準備復位端。Mode、Clock、Data、Ldn分別是三線串口的使能控制位、時鐘輸入引腳、數(shù)據(jù)輸入引腳、數(shù)據(jù)輸入的起止控制位。DOA(B)I0~7、DOA(B)Q0~7是通道I和Q的差分數(shù)據(jù)輸出端口,1:lDMUX模式時每路ADC使用DOA 8位總線,2:2DMUX模式時使用DOA和DOB 16位總線。DOIRI(N)和DOIRQ(N)是I和Q通道的并行數(shù)據(jù)差分輸出溢出修正位。3 AT84AD00l的三線串行接口
ADC的三線串口是用戶可以使用的資源,ADC的所有參數(shù)設(shè)置均通過三線串口實現(xiàn),ADC的三線串口主要有3個控制引腳:Data、Clock、Ldn。系統(tǒng)復位后,在每個Clock上升沿1 bit數(shù)據(jù)被接收。三線接口寄存器地址和設(shè)置參數(shù)內(nèi)容如表l所示。串行接口的寫入字長為19 bit,其中前3bit為所要操作的寄存器地址(范圍為000-111),后16bit為寫入數(shù)據(jù),接口的最大時鐘頻率是50MHz??刹捎枚喾N類型的邏輯單片機作為控制器直接與三線接口相連,通過執(zhí)行控制程序?qū)崿F(xiàn)參數(shù)設(shè)置。ADC具有參數(shù)設(shè)置模式選擇端,如果引腳Mode=1,使用三線串口設(shè)置參數(shù),如果引腳Mode=0,上電后進行缺省參數(shù)設(shè)置,無需外部處理器控制,缺省設(shè)置為:雙通道工作,使用同一工作時鐘CLKI,1:1 DMUX模式,二進制數(shù)據(jù)輸出。
4 AT84AD001的工作模式
為適應不同采樣方案的需要,按工作時鐘源的不同可將ADC分成三種工作模式:
(1)兩個ADC通道使用獨立的工作時鐘,系統(tǒng)需要為ADC提供兩個時鐘;
(2)兩個ADC通道均使用I通道工作時鐘,Q通道的工作時鐘與I通道同頻同相;
(3)兩個ADC通道均使用I通道工作時鐘,ADC內(nèi)部產(chǎn)生一個同頻反相的時鐘作為Q通道工作時鐘。在這種模式下,當兩通道輸入同一模擬信號時,就可以實現(xiàn)交替式并行采樣,ADC的采樣速率為輸入工作時鐘的2倍。
根據(jù)兩路ADC輸入模擬信號的不同,ADC可以分成三種工作模式:
(1)兩個ADC通道分別使用獨立的模擬輸入,整個ADC需要外部輸入兩個模擬信號;
(2)兩個ADC通道均使用I通道模擬輸入信號;
(3)兩個ADC通道均使用Q通道模擬輸入信號。
通常ADC的輸出與高速邏輯電路相連,進行數(shù)據(jù)的存儲和處理,根據(jù)接收系統(tǒng)處理速率的不同,ADC設(shè)置了兩種輸出工作模式,當DMUX=1:1時,ADC的數(shù)據(jù)輸出率最高為l GHz,雙路全部工作時,輸出數(shù)據(jù)寬度為16位;當DMUX=1:2時,ADC的數(shù)據(jù)輸出率最高為500 MHz,雙路全部工作時,輸出數(shù)據(jù)寬度為32位,數(shù)據(jù)輸出速
評論