新聞中心

EEPW首頁 > 電源與新能源 > 設計應用 > 工程師分享:基于DDS的電磁超聲激勵的電源設計

工程師分享:基于DDS的電磁超聲激勵的電源設計

作者: 時間:2013-12-29 來源:網絡 收藏

引言

本文引用地址:http://butianyuan.cn/article/227166.htm

是一種非接觸式的超聲檢測方法,不需要與被測對象有任何的物理接觸,不需要耦合劑,能夠應用于被測對象處于高溫、高速、粗糙表面的檢測條件下。因為不接觸的特點,所以用來激勵換能器的激勵電源是極其重要的一部分,激勵電源要產生高峰值電流、窄脈寬特點的電脈沖。對于不同的被測物體,采用合適的參數激發(fā),使電磁超聲換能器的電/聲轉換效率最大化,也是提高信噪比的關鍵之一。因此,設計脈沖串頻率、個數、相位均可調的激勵電源是非常必要的。本文設計了一種基于技術的電磁超聲波激勵電源

電磁超聲波激勵源組成

電磁超聲波激勵電源主要包括信號發(fā)生電路、脈沖串控制電路、功率放大電路、阻抗匹配電路,如圖1所示。為了方便調節(jié)激發(fā)脈沖的頻率、相位和控制激發(fā)脈沖的個數,上位機與單片機進行串行通訊,用來設定激勵電源的參數,單片機控制芯片AD9850產生頻率為1 kHz~2 MHz的可調方波信號,單片機控制可編程邏輯器件(CPLD)MAX7064完成脈沖串的個數和相位的設定。由于信號發(fā)生電路產生的脈沖信號功率較弱,電壓幅值低,不足于驅動VMOS管,在脈沖發(fā)生電路與功率放大電路之間加一級驅動電路,對信號進行放大。由信號發(fā)生器電路和驅動電路組成控制電路,控制 VMOS管的開通和關斷。在VMOS管電路關斷時,高壓電源通過充電電阻對電容進行充電;當VMOS管導通時,電容、VMOS管以及探頭(包括阻抗匹配電路)形成放電回路,使得在探頭兩端能夠得到高峰值的窄脈寬電脈沖。

工程師分享:基于DDS的電磁超聲激勵的電源設計

為了使電/聲轉換效率達到最大化,在功率放大電路與換能器之間增加了阻抗匹配電路,由阻抗匹配變壓器和電容組成。功率放大電路采用半橋功率放大方式,其中,功率開關使用MOSFET模塊。激勵源硬件實現

2.1 DDS原理及電路信號發(fā)生電路

為了得到最佳的電/聲轉換,激勵頻率應當與探頭的諧振頻率一致,因此要求控制信號的頻率可以靈活改變。采用單片機和直接數字頻率合成(DDS)技術來設計信號發(fā)生器電路。DDS技術是一種采用數字控制信號的相位增量技術,具有頻率分辨率高,穩(wěn)定性好,可靈活產生多種信號的優(yōu)點?;贒DS的波形發(fā)生器是通過改變相位增量寄存器的值 △phase(每個時鐘周期的度數)來改變輸出頻率的。每當N位全加器的輸出鎖存器接收到一個時鐘脈沖時,鎖存在相位增量寄存器中的頻率控制字就與N位全加器的輸出相加。在相位累加器的輸出被鎖存后,即作為波形存儲器的一個尋址地址,該地址對應波形存儲器中的內容就是一個波形合成點的幅度值,然后經D/A 轉換變成模擬值輸出。當下一個時鐘到來時,相位累加器的輸出又加一次頻率控制字,使波形存儲器的地址處于所合成波形的下一個幅值點上。最終,相位累加器檢索到足夠的點就構成了整個波形。DDS的輸出信號頻率由式(1)計算:

工程師分享:基于DDS的電磁超聲激勵的電源設計

式中:Fout為輸出頻率;△phase為頻率控制字;FCLK為參考頻率。

DDS的頻率分辨率定義為:

工程師分享:基于DDS的電磁超聲激勵的電源設計

式中:△Fout為頻率分辨率。

由于基準時鐘的頻率一般固定,因此相位累加器的位數決定了頻率分辨率,位數越多,分頻率越高。以單片機STC89C516為控制核心,采用并行輸入的方式實現對AD9850控制字的寫入,通過上位機串行通訊控制方波的頻率。AD9850的輸入時鐘采用50 MHz有源晶振,輸出頻率范圍可從幾赫茲到幾兆赫茲,但是整個系統(tǒng)的輸出頻率范圍由后級功率放大電路中一些時間常數決定,所以頻率范圍為1 kHz~2 MHz可調。將單片機的P1口連接到AD9850的并行輸入口,P3.6和P3.7完成單片機對AD9850的輸入/輸出控制。AD9850控制字寫完之后,便由IOUT輸出相應頻率的正弦波信號。為了使輸出頻率不受高頻斜波的干擾,選用兩級丌型LC低通濾波器,其動態(tài)范圍帶寬為0~40 MHz,將純凈的正弦波送AD9850的比較器端口,最終由QOUT輸出方波。DDS信號發(fā)生電路圖如圖2所示。


上一頁 1 2 3 下一頁

關鍵詞: DDS 電磁超聲 電源設計

評論


相關推薦

技術專區(qū)

關閉