智能手機電源管理系統(tǒng)的設(shè)計

　　集成解決方案
　　借助最新的工藝技術(shù)，可以更輕松地組合、快速修改與／或充分利用現(xiàn)有的分立 IC 設(shè)計，以生產(chǎn)出不同級別的集成 IC。例如，普通雙開關(guān)轉(zhuǎn)換器 IC 與雙高 PSRR、低噪聲線性穩(wěn)壓器、專用白色 LED 電源、手機、PDA 以及數(shù)碼相機多電平電源管理解決方案目前均已上市。采用電源 IC（如下圖 5 中 所示的集成解決方案中所使用的 TPS65010）的終端設(shè)備均集成了外設(shè)，它的功能包括從支持手機的振鈴與蜂鳴器控件到支持 PDA 的通用 I/O（如GPIO）。

　　在此解決方案中，3.3 V I/O 電平由 SEPIC 轉(zhuǎn)換器提供，該轉(zhuǎn)換器允許鋰離子電池降至其最低電平（大約2.7 V）。如同在離散解決方案中一樣，由穩(wěn)壓器提供的電平可從 3.3V 電平開始降低，以提高效率。TPS65010 采用 48 引腳 QFN 封裝，并完全集成了 FET。采用 4×4mm2 QFN 封裝的 TPS61130 SEPIC 轉(zhuǎn)換器集成了 FET，并可獲得 90% 以上的效率。TPS5100 是一款三輸出控制器，專門設(shè)計用于電源顯示。PA 及 CPU 電源軌上的動態(tài)電壓估量功能通過提高每個組件的效率，有助于降低功耗。
　　如何取舍離散解決方案與集成解決方案
　　如何在離散解決方案與集成解決方案之間進行選擇呢？通常，集成 IC 比多個額定值相等的分立 IC 更便宜。此外，如下圖 6 中的 PCB 布局圖所示，TPS65010 及相應(yīng)的無源元件所占的板級空間比具有相同功能的分立 IC 所占用的空間更小。這在很大程度上是由于跟蹤分立 IC 之間的路由需要額外的空間。由于 TPS65010 包括附加功能，如電源電平序列、振動器及 LED 驅(qū)動器（不然的話，這些功能要通過分立 IC 來實施），因此集成解決方案可節(jié)約更大的 PCB 空間。
　　過去，集成 IC 的專用程度非常高，并且靈活性不高。因此，在設(shè)計周期的后期，不能對其進行重大的設(shè)計變更。但是，新型制造工藝技術(shù)（包括用于對輸出電壓軌進行編程的集成 EEPROM 以及后封裝微調(diào)）使得現(xiàn)有 IC（如具有不同固定輸出電壓的 IC）的“精細”簡單修改變得更為輕松、快速，并且成本更為低廉。另一方面，備用電源往往不可用于集成 IC 的事實可能會迫使使用離散解決方案。
　　未來面臨的挑戰(zhàn)
　　消費者希望能夠延長智能電話的工作時間。最新開發(fā)的 IC 加工工藝具有更低的漏電流及更小的電阻（有時通過銅疊加），分別轉(zhuǎn)化為具有更低靜態(tài)電流及更小阻抗的 FET。它們最終均可使電源 IC 的效率更高。例如，具有集成FET的 TPS6222x 400 mA 降壓轉(zhuǎn)換器采用 SOT-23封裝，最高可提供近 93% 的效率。但是，與不斷發(fā)展的半導體技術(shù)不同的是，在電池技術(shù)方面仍未出現(xiàn)不增大電池尺寸即可延長其使用壽命的重大進展。在電容器發(fā)展過程中所取得的某些進展，使得可充電電池與電容器之間的區(qū)別越來越小。當換電池時，普遍采用高能量超級電容器來為便攜設(shè)備供電。此外，高能量、高功率超級電容器還可提供瞬時強電流，因而可通過其提供突發(fā)能量進行電池防護，以延長電池使用壽命。這些超級電容采用點滴式充電方式，不會產(chǎn)生噪聲，并且可集成到電池包中。有關(guān)燃料電池的介紹有很多，但目前安瓿 (ampoule) 尚未標準化。由于缺乏標準，因而無法對其進行廣泛分銷，也就很難全面實現(xiàn)商品化。此外，燃料電池的輸出瞬態(tài)響應(yīng)能力也較差。至少在一開始，推出的燃料電池只是作為補充件而非替代品。
　　此外，消費者還希望封裝器件的體積更小但功能更強。創(chuàng)新型電源管理 IC 設(shè)計以及封裝與工藝技術(shù)改進有助于實現(xiàn)該目標。緊縮技術(shù)節(jié)點可以生產(chǎn)出體積更小的 FET，從而減小整個芯片及封裝大小、降低工作電壓、降低門電容，進而提高交換速度。對于基于電感器的交換電源來說，交換速度越快，電感器的體積就越小。新型封裝技術(shù)能夠以更小的外形提供更強的功能以及更低的功耗。例如，具有集成 FET 通用元件的 bq24010 鋰離子線性充電器采用3X3 mm2 QFN 封裝，在溫度適中的環(huán)境下可提供低至 1.5 W 的功耗。

　　但是，在較低的工作電壓范圍內(nèi)改進功能通常會對電源管理結(jié)構(gòu)以及低噪聲布局提出更嚴格的容差要求。例如，如果 1.2V 電源的容差為 +/-3%，則要求輸出的變化范圍不得超過 +/-36mv；而如果 3.3 V 的容差為 +/-3%，則允許的變化范圍為 +/-99mV。因此，在今后幾年內(nèi)，對 DC/DC 轉(zhuǎn)換器盡可能以更小的外形提供更嚴格的容差、更高的電流、更高的效率以及極低的 EMI 的要求將日益增長。此外，隨著體積的減小，進而導致散熱面減小，這些高功耗 IC 的熱管理所面臨的挑戰(zhàn)也越來越嚴峻。
　　集成電源
　　目前，電源解決方案采用集成度不同的電源 IC。將部分或全部模擬電源 IC 與數(shù)字組件（如基帶處理器）集成在一起的優(yōu)勢包括：大大節(jié)約了 PCB 空間，降低了總體成本。過去，要實現(xiàn)更高一級的數(shù)字與模擬組件集成的障礙之一就是，復(fù)雜電子儀器每個部分的要求各不相同。數(shù)字基帶部分要求高密度的工藝技術(shù)來進行數(shù)字信號處理，而模擬基帶與電源部分則需要更高電壓的器件。射頻部分尤其是 PLL，則要求 BiC MOS 器件為高頻率運行進行了專門優(yōu)化。過去，數(shù)字設(shè)計人員忽略了工藝發(fā)展，并且一味致力于高密度工藝，因此需要高電壓器件的電路只能采用其它工藝，即單獨的數(shù)字 IC。最近，半導體制造商不僅致力于開發(fā)單一 BiCMOS 工藝，以縮小最短門長，從而提高密度與速度，而且為模擬與電源應(yīng)用推出擴展的高電壓器件。最后，包括電源管理在內(nèi)的許多數(shù)字與模擬功能都將集成在同一芯片上。