基于FPGA的DVI/HDMI接口實(shí)現(xiàn)方案

　　ECP2M/ECP3的CML SERDES輸入（見(jiàn)圖3的接收信號(hào)流）收到T M D S三個(gè)通道的信號(hào)（0、1,和2）數(shù)據(jù)。由于DVI/HDMI的信號(hào)不采用標(biāo)準(zhǔn)的8B/10B編碼，SERDES后面的PCS設(shè)置成10位模式（旁路）。T M D S信號(hào)傳輸使用對(duì)本協(xié)議唯一的四個(gè)對(duì)齊的字符（不同于8B/10B方式）。串行器與SERDES的CDR傳遞10位的原始數(shù)據(jù)，FPGA進(jìn)行字節(jié)對(duì)齊。DVI/HDMI鏈路連接能以多個(gè)不同的頻率發(fā)送數(shù)據(jù)，自動(dòng)檢測(cè)邏輯被用來(lái)檢測(cè)正在傳送的是哪種分辨率，并配置PCS以便在SERDES鎖相環(huán)中實(shí)現(xiàn)鎖定。

接收同步

　　一旦10位數(shù)據(jù)在FGPA中，執(zhí)行上述定義的三個(gè)步驟（字節(jié)對(duì)齊、通道對(duì)齊、多通道對(duì)齊）是必須的 .字節(jié)對(duì)齊：設(shè)計(jì)確定在數(shù)據(jù)流的哪里是10位數(shù)據(jù)字節(jié)的開(kāi)始和結(jié)束。在FPGA結(jié)構(gòu)中使用有限狀態(tài)機(jī)（FSM）來(lái)完成這一任務(wù)。把數(shù)據(jù)流的第一個(gè)和第二個(gè)10位組合在一起，形成一個(gè)20位的總線；然后分解至9位、10位總線。在這一階段，數(shù)據(jù)與對(duì)齊的字符進(jìn)行比較，當(dāng)字符順序發(fā)生了8次（稱(chēng)為單通道對(duì)齊），同步信號(hào)有效。狀態(tài)圖如圖4所示。

　　同步檢測(cè)之后，對(duì)齊數(shù)據(jù)的字節(jié)寫(xiě)入FIFO.當(dāng)所有三個(gè)通道都完成了“通道對(duì)齊”,就可以寫(xiě)入FIFO,至此通道對(duì)齊的任務(wù)就結(jié)束了。在這一階段， FPGA將等待直到FIFO處于半滿(mǎn)狀態(tài)，并在同一時(shí)間（多通道對(duì)齊）對(duì)三個(gè)FIFO進(jìn)行讀操作 .這將保證三個(gè)通道對(duì)齊，并同步。

　　基于ECP2M的發(fā)送功能實(shí)現(xiàn)

　　ECP2M傳送鎖相環(huán)有最佳的操作范圍，預(yù)定義的范圍為：Low、MedLow、 Med、MedHigh 和 High.通過(guò)SCI總線，所有這些范圍在ECP2M中都是動(dòng)態(tài)配置的。因?yàn)橛懈鞣N各樣的顯示分辨率，針對(duì)理想的輸出率，DVI/HDMI參考設(shè)計(jì)必須有SERDES組。例如，如果要求一個(gè)720p的HDMI顯示，即742.5Mbps,SERDES PCS必須設(shè)置在適當(dāng)?shù)姆秶∕edLow）。顯示的數(shù)據(jù)是放置在一個(gè)由DVI/HDMI參考設(shè)計(jì)定義的FIFO中。同步從三個(gè)T M D S的每個(gè)通道中讀取數(shù)據(jù)，然后將FIFO的數(shù)據(jù)移至PCS,再用SERDES進(jìn)行傳輸。PCS設(shè)置成10位模式，串行輸出FIFO的數(shù)據(jù)。在這一階段，采用合適的時(shí)鐘，數(shù)據(jù)將被轉(zhuǎn)換為新的T M D S 流，使接收器恢復(fù)信號(hào)，如果配上顯示器，就會(huì)出現(xiàn)圖像。具體原理見(jiàn)圖5.

　　系統(tǒng)演示和驗(yàn)證

　　這個(gè)DVI/HDMI參考設(shè)計(jì)是經(jīng)過(guò)檢驗(yàn)和驗(yàn)證的，并遵守相關(guān)規(guī)范。萊迪思已經(jīng)實(shí)現(xiàn)了DVI環(huán)回演示，展示了設(shè)計(jì)的功能。可用ECP2M50E-SEV SERDES評(píng)估板和其它硬件來(lái)進(jìn)行演示，萊迪思半導(dǎo)體公司提供評(píng)估板和其他硬件。除了電路板之外，系統(tǒng)演示還需要DVI至SMA的接口卡、各種DVI和SMA電纜、一個(gè)DVI源和監(jiān)視器。整個(gè)演示和測(cè)試設(shè)置如圖6所示。

　　通過(guò)DVI至DVI或HDMI到DVI電纜，從筆記本電腦的接口得到DVI/HDMI數(shù)據(jù)流。DVI至SMA接口卡將轉(zhuǎn)換為DVI連接器至SMA,可通過(guò)SMA電纜與評(píng)估板相連接。一旦信號(hào)到達(dá)FPGA,將進(jìn)行處理并環(huán)回至TX SERDES通道。然后，通過(guò)SMA電纜傳輸數(shù)據(jù)送回到電路板上的SMA至DVI適配器，并最終在顯示器上進(jìn)行比較。ECP2M集成了用來(lái)接收和發(fā)送三個(gè)DVI T M D S數(shù)據(jù)流的代碼。在FPGA內(nèi)完成字節(jié)對(duì)齊和同步邏輯，并將數(shù)據(jù)存入FIFO.在傳輸方向，ECP2M從FIFO中取得數(shù)據(jù)，以10位的模式直接傳送至SERDES.該設(shè)計(jì)確?？稍贔IFO中三個(gè)DVI/HDMI通道完全對(duì)齊。

　　利用內(nèi)置的SERDES和可以從萊迪思半導(dǎo)體公司得到的參考設(shè)計(jì)，ECP2M可以成功地實(shí)現(xiàn)接收和/或傳送DVI/HDMI接口功能。通過(guò)使用FPGA技術(shù)和參考設(shè)計(jì)，設(shè)計(jì)人員能夠很快地實(shí)現(xiàn)設(shè)計(jì)的其余部分，并無(wú)縫地連接到一個(gè)DVI/ HDMI接口，以滿(mǎn)足他們自己的特殊要求。