新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 采用FPGA實(shí)現(xiàn)廣播視頻基礎(chǔ)系統(tǒng)的設(shè)計(jì)要點(diǎn)

采用FPGA實(shí)現(xiàn)廣播視頻基礎(chǔ)系統(tǒng)的設(shè)計(jì)要點(diǎn)

作者: 時(shí)間:2013-01-15 來源:網(wǎng)絡(luò) 收藏

2. DSP設(shè)計(jì)流程

Altera公司針對定制開發(fā)提供了一個最優(yōu)化的DSP設(shè)計(jì)流程,該流程允許用多種不同的方式表達(dá)設(shè)計(jì),包括VHDL/Verilog、模型化設(shè)計(jì)和基于C語言的設(shè)計(jì)。Altera公司的視頻與圖像處理功能套件可以與這些設(shè)計(jì)流程選項(xiàng)中的任一種結(jié)合起來使用。

Altera和MathWorks合作創(chuàng)建了一個全面的DSP開發(fā)流程,能讓設(shè)計(jì)師充分發(fā)揮MathWork公司模型化設(shè)計(jì)工具Simulink的作用。Altera的DSP Builder是一款DSP開發(fā)工具,用于連接Simulink和Altera公司先進(jìn)的Quartus II開發(fā)軟件。DSP Builder提供了一個無縫的設(shè)計(jì)流程,設(shè)計(jì)師可以在MATLAB軟件中做算法開發(fā),同時(shí)在Simulink軟件中做系統(tǒng)級設(shè)計(jì),然后將設(shè)計(jì)輸出為硬件描述語言(HDL)文件供Quartus II軟件使用。DSP Builder工具與SOPC Builder工具緊密集成在一起,可以幫助用戶建立集Simulink設(shè)計(jì)、Altera的嵌入式處理器和知識產(chǎn)權(quán)內(nèi)核于一身的系統(tǒng)。對在使用可編程邏輯設(shè)計(jì)軟件方面沒有很多經(jīng)驗(yàn)的設(shè)計(jì)人員來說這種開發(fā)流程很直觀,并且容易上手。

3. 視頻和圖像處理套件

視頻和圖像處理套件由參數(shù)可以靜態(tài)改變,某些情況下甚至可以動態(tài)改變的九大功能組成。采用視頻與圖像處理套件的一個典型視頻系統(tǒng)如圖2所示。


圖2:采用視頻與圖像處理套件的一個典型視頻系統(tǒng)框圖

4. 視頻開發(fā)套件

Altera公司有兩個新的視頻開發(fā)套件:一個是音視頻開發(fā)套件Stratix II GX Edition,提供2個通道的復(fù)合視頻輸出、VGA輸出口、96kHz的音頻I/O、256MB的DDRIIDRAM和Cyclone II器件;另外一個是視頻開發(fā)套件Stratix II GX Edition,支持4通道的高清SDI、ASI、DVI、HDMI、USB、千兆以太網(wǎng)、1394和DDRII SDRAM。開發(fā)套件中還包含采用視頻與圖像處理套件、DSP Builder和SOPC Builder開發(fā)工具做的一個視頻參考設(shè)計(jì)。除了這些套件外,還有多個用于視頻解決方案的Altera第三方開發(fā)套件。


上一頁 1 2 3 4 5 下一頁

關(guān)鍵詞: FPGA 廣播視頻 HDTV

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉