可編程器件實(shí)現(xiàn)的雷達(dá)數(shù)字脈沖寬度鑒別電路

摘要：針對(duì)雷達(dá)視頻信號(hào)進(jìn)行數(shù)字量化后仍存在大量噪音干擾的情況，分析了噪音電平的基本特點(diǎn)，給出了用可編程器件ispLSI1016E實(shí)現(xiàn)數(shù)字脈沖寬度鑒別的原理電路。利用該電路可以剔除脈沖寬度小于320ns的信號(hào)，從而降低噪音干擾。文中介紹了鑒別電路的工作原理，并給出了仿真波形的示意圖。

關(guān)鍵詞：數(shù)字脈沖寬度 鑒別 可編程器件 噪音 ispLSI1016E

1 引言

一些設(shè)計(jì)、生產(chǎn)年代較早的非相參常規(guī)脈沖雷達(dá)因其數(shù)據(jù)處理能力不是很強(qiáng)而使得雷達(dá)的回波在經(jīng)過(guò)檢波后存在視頻積累，而這種視頻積累以前主要依靠顯示器熒光屏及雷達(dá)操?gòu)膯T的眼、腦來(lái)識(shí)別和檢測(cè)。這種人工觀測(cè)存在主要缺點(diǎn)是掌握目標(biāo)的批次有限，容易疲勞。針對(duì)以上缺點(diǎn)，筆者在某型常規(guī)脈沖雷達(dá)系統(tǒng)中增加了自動(dòng)檢測(cè)功能，其中一個(gè)重要的內(nèi)容是門限檢測(cè)，也就是將視頻信號(hào)與一門限電平進(jìn)行比較，以將其量化成數(shù)字信號(hào)來(lái)判定目標(biāo)的有無(wú)，而門限值是根據(jù)恒虛警率的要求來(lái)設(shè)計(jì)的。另外，由于自動(dòng)檢測(cè)并能剔除噪音所形成的虛假目標(biāo)，這樣對(duì)后續(xù)雷達(dá)數(shù)據(jù)處理會(huì)造成影響。為此筆者在對(duì)量化噪音電平進(jìn)行具體分析的基礎(chǔ)上，專門設(shè)計(jì)了數(shù)字脈沖寬度鑒別電路，從而對(duì)進(jìn)一步剔除量化后噪音電平起到了明顯的作用。

2 數(shù)字脈沖寬度鑒別電路原理與實(shí)現(xiàn)

經(jīng)過(guò)對(duì)比較器噪音電平的分析，發(fā)現(xiàn)其存在著沒(méi)有周期性，隨機(jī)出現(xiàn)，而且脈沖寬度較窄的特點(diǎn)，其脈沖寬度一般在20ns（因?yàn)樗帽容^器LM360的輸出最短建立時(shí)間為20ns）至200us之間。由于所研究雷達(dá)的發(fā)射脈沖寬度為700ns，而回波信號(hào)的寬度一般大于500ns。所以可以利用真實(shí)回波與噪音信號(hào)在脈沖寬度上的差別，采用本文所介紹的脈沖寬度鑒別電路來(lái)濾除掉脈寬在320ns以下的數(shù)字信號(hào)。

數(shù)字脈沖寬度鑒別電路可通過(guò)可編程器件實(shí)現(xiàn)。設(shè)計(jì)的電路中采用的是Lattice公司的ispLSI1016E-80LJ。該器件的特點(diǎn)如下：

●包含2000個(gè)邏輯門：

●內(nèi)含96個(gè)寄存器、32個(gè)輸入輸出I/O以及4個(gè)專有輸入；

●輸入、輸出信號(hào)與TTL電平兼容；

●具有電擦除和在系統(tǒng)可編程。

圖1是此器件的引腳功能圖。

該器件所用的開(kāi)發(fā)工具是ispEXPERT，支持原理圖與語(yǔ)言輸入，可對(duì)設(shè)計(jì)進(jìn)行高效適配，并可進(jìn)行功能、時(shí)序的仿真，以縮短設(shè)計(jì)時(shí)間。

本文利用原理圖輸入的方式來(lái)完成電路的設(shè)計(jì)，其具體的數(shù)字脈沖寬度鑒別電路原理如圖2所示。該電路主要由16位串入并出移位寄存器、16輸入與門和D觸發(fā)器組成。

該電路在工作時(shí)，量化后的數(shù)字信號(hào)在50MHz時(shí)鐘節(jié)拍的作用下進(jìn)入16位串入并出（兩個(gè)SRR18級(jí)聯(lián)）的移位寄存器，設(shè)置兩路移位寄存器的目的主要是為了將輸入與輸出信號(hào)的誤差控制在10ns。

對(duì)于脈沖寬度小于320ns的數(shù)字信號(hào)，移位寄存器的輸出端不可能全部為“1”（高電平），也就是說(shuō)有“0”（低電平）存在。這樣，經(jīng)16輸入與門后亦為“0”輸出，因而不能觸發(fā)D觸發(fā)器（FD21），從而使其輸出端不會(huì)有“1”輸出。

當(dāng)輸入信號(hào)的高電平寬度大于320ns時(shí)，移位寄存器的輸出端全部為“1”，這樣經(jīng)16輸入與門后輸出為“1”，從而觸發(fā)D觸發(fā)器以使其輸出端輸出為“1”。輸入信號(hào)經(jīng)過(guò)若干個(gè)50MHz時(shí)鐘節(jié)拍（節(jié)拍個(gè)數(shù)取決于信號(hào)的寬度）后，使移位寄存器最后一位為“0”，并經(jīng)反相器輸出到D觸發(fā)器的清除端（這里D觸發(fā)器的清除端有效電平為“1”），此時(shí)觸發(fā)器輸出“0”，這樣就完成了信號(hào)寬度鑒別，從而將高電平寬度低于320ns的信號(hào)濾除。并使輸入與輸出信號(hào)的延遲時(shí)間為320ns，而其延遲時(shí)間則可由后續(xù)的數(shù)據(jù)處理程序在軟件上加以補(bǔ)償。

設(shè)計(jì)時(shí)，可以根據(jù)需要增加或減小移位寄存器的位數(shù)來(lái)濾除任意寬度的信號(hào)，例如要濾除寬度小于500ns的信號(hào)，就需將移位寄存器的位數(shù)增加至25位。

為了保護(hù)設(shè)計(jì)的正確性，可利用Lattice Logic Simulator軟件工具對(duì)電路進(jìn)行邏輯仿真，圖3所示為仿真波形示意圖。

從圖中可以看到：輸入信號(hào)中存在5個(gè)脈沖寬度小于320ns的脈沖，這些脈沖將被認(rèn)為是噪音干擾，在經(jīng)過(guò)脈沖寬度鑒別器后這5個(gè)脈沖將全部被濾掉，而輸入信號(hào)中寬度大于320ns的信號(hào)將不受損失，只是增加了延遲時(shí)間而已。

3 結(jié)束語(yǔ)

將此利用iSPLSI 1016F設(shè)計(jì)的數(shù)字脈沖寬度鑒別電路應(yīng)用在雷達(dá)視頻量化之后，極大地降低了噪音的干擾，減少虛假目標(biāo)的產(chǎn)生，增強(qiáng)目標(biāo)的可信度，從而提高了雷達(dá)數(shù)據(jù)處理的速度。因該電路由可編程器件實(shí)現(xiàn)，故整體結(jié)構(gòu)緊湊，可靠性高，具有較強(qiáng)的實(shí)用性。