高性能CIS控制系統(tǒng)及關(guān)鍵ISP技術(shù)研

本論文以CMOS圖像傳感器為基礎(chǔ)，著重研究穩(wěn)定高效的圖像信號(hào)處理芯片的控制系統(tǒng)，以及適合硬件實(shí)現(xiàn)的高質(zhì)量的圖像處理關(guān)鍵技術(shù)，為CMOS圖像傳感器的單片集成系統(tǒng)的研究打下良好基礎(chǔ)。具體研究成果有：1構(gòu)建以12C總線，APB總線為基礎(chǔ)的總線系統(tǒng)，完成對(duì)系統(tǒng)的數(shù)據(jù)流劃分，保證了系統(tǒng)的穩(wěn)定運(yùn)行并提供了高效的數(shù)據(jù)傳輸能力。2研究并實(shí)現(xiàn)適合硬件實(shí)現(xiàn)的的伽瑪矯正功能。3在此基礎(chǔ)上，對(duì)當(dāng)前的伽瑪矯正算法和自動(dòng)對(duì)比度增強(qiáng)算法的弊病進(jìn)行分析，并且采用復(fù)用杏找表，曲線擬合的方式提出了一種改進(jìn)的圖像增強(qiáng)算法。解決了伽瑪矯正中的資源浪費(fèi)和對(duì)比度增強(qiáng)中的超閾值問題。在節(jié)省系統(tǒng)硬件開銷的同時(shí)大大的改善了圖像的處理效果。整個(gè)設(shè)計(jì)過程經(jīng)歷了浮點(diǎn)算法設(shè)計(jì)，RTL設(shè)計(jì)，定點(diǎn)驗(yàn)證模型設(shè)計(jì)，以及嚴(yán)格的定點(diǎn)模型算法和RTL設(shè)計(jì)的對(duì)比驗(yàn)證。最后在FPGA平臺(tái)上進(jìn)行驗(yàn)證，測(cè)試表明系統(tǒng)穩(wěn)定高效的實(shí)現(xiàn)了預(yù)定的設(shè)計(jì)目標(biāo)，在較低的資源開銷的前提下較好的實(shí)現(xiàn)了CMOS圖像傳感器的控制系統(tǒng)和關(guān)鍵的圖像處理單元。