如何動(dòng)態(tài)降低供電噪聲

作者：Raj Nair ，Donald Bennett
ComLSI Inc.

關(guān)于納米級(jí)處理器和其它超大規(guī)模集成電路的有效功耗和電源完善管理的文獻(xiàn)已經(jīng)有好多了。在使用90納米及以下的先進(jìn)工藝生產(chǎn)的器件中，電源噪聲增益的顯著下降導(dǎo)致了無(wú)法被傳統(tǒng)的查實(shí)和確認(rèn)方法測(cè)量的電量損失和定時(shí)問(wèn)題。在低壓電源的前提下提升電流密度與供電電路的阻抗相結(jié)合產(chǎn)生的芯片內(nèi)外電源的巨大變化在[1]中被稱為電壓消沉。雖然在半導(dǎo)體器件的微縮進(jìn)程中，可以通過(guò)進(jìn)一步降低供電電壓來(lái)減少靜態(tài)和動(dòng)態(tài)功耗，但之前的因素使它變得更難。同時(shí)器件在更低尺寸的納米級(jí)工藝（90納米及以下）下呈現(xiàn)出非常大的器件不一致性，這就需要做一些特別的設(shè)計(jì)來(lái)補(bǔ)償。因此，傳統(tǒng)的工藝－電壓－溫度（process-voltage-temperature，PVT）確認(rèn)方法（過(guò)去，這種方法會(huì)產(chǎn)生大約10％的供電電壓不一致性）很快向更嚴(yán)格的電壓控制和更低的電壓變化容限的方向發(fā)展。在納米技術(shù)時(shí)代（100nm到1nm）的芯片中，這種趨勢(shì)需要把芯片DC（靜態(tài)）和AC（動(dòng)態(tài)）噪聲限制在很窄的5％的供電變化范圍之內(nèi)。

傳統(tǒng)的最小化供電噪聲的技術(shù)，例如電壓定位和芯片退耦電容的集成越來(lái)越難滿足電源完善性的需求。通常GHz級(jí)處理器使用電壓定位技術(shù)減小供電噪聲，但是電壓調(diào)整模塊無(wú)論從物理角度還是電學(xué)角度都遠(yuǎn)不能滿足它的供電帶寬的需要。由于在100納米以下的工藝中，柵極漏電流成指數(shù)上升，芯片退耦電容也不是一個(gè)降低動(dòng)態(tài)噪聲的好方案。儲(chǔ)存在這些集成電容里的能量也隨著供電電壓而成平方級(jí)下降。另外，在生產(chǎn)制造中，類似于封裝電容環(huán)形電感和輸電線的串聯(lián)電阻這樣的封裝過(guò)濾元件參數(shù)將成指數(shù)增長(zhǎng)。[1、Power Delivery section]。在本文中，我們將介紹主動(dòng)噪聲調(diào)整（ANR）和主動(dòng)VLSI封裝（AVP）。這些方法具有以下優(yōu)點(diǎn)：接近于負(fù)載元件；隨電壓而成平方級(jí)增長(zhǎng)的電容儲(chǔ)能以便于在需要的位置配置穩(wěn)定的電荷池――近似于高電流密度和高速暫態(tài)負(fù)載。

確保技術(shù)效能的一個(gè)關(guān)鍵要求就是對(duì)高性能ULSI元件電源格的動(dòng)態(tài)噪聲行為的準(zhǔn)確的理解。用來(lái)分析多重芯片電源格的完整堆棧、分布式負(fù)載、漏電流、退耦電容、封裝格、外部連接性和封裝元件的工具對(duì)這種理解顯得有些牽強(qiáng)。這種工具可以把整個(gè)系統(tǒng)的噪聲的空間和時(shí)間變化形象化，也給設(shè)計(jì)者提供了詳細(xì)的芯片動(dòng)態(tài)噪聲和臨界路徑活動(dòng)的互動(dòng)信息。另外，這些工具還提供了一個(gè)ANR和其它有源/無(wú)源封裝元件的噪聲最小化沖突的動(dòng)態(tài)信息。為了謹(jǐn)慎地設(shè)計(jì)布局和ANR開啟時(shí)序、無(wú)源退耦罩和其它單芯或多芯系統(tǒng)元件，它們提供了設(shè)計(jì)方法。真正的動(dòng)態(tài)噪聲分析需要有對(duì)一個(gè)電源格（包括電源所有部分的電源環(huán)狀電感、芯片內(nèi)外駐波諧振器和電阻能耗在內(nèi)）的所有關(guān)鍵元素建模的能力。本文作者經(jīng)常使用用于高性能系統(tǒng)的動(dòng)態(tài)噪聲精密分析的PowerESL工具。

主動(dòng)噪聲調(diào)整主動(dòng)噪聲調(diào)整是一個(gè)無(wú)損技術(shù)，它可以給出高性能ULSI系統(tǒng)和元件（如微處理器、SoCs、SiPs和多核）的電源完善性信息。在保證性能的前提下，高性能高能耗器件在運(yùn)行過(guò)程中頻繁轉(zhuǎn)換工作狀態(tài)以降低功耗。當(dāng)有應(yīng)用程序運(yùn)行在處理器上的時(shí)候，高性能器件的工作狀態(tài)就會(huì)轉(zhuǎn)換，而這些轉(zhuǎn)換可能產(chǎn)生對(duì)電流需求的巨大變化，這樣就可能在排空高帶寬負(fù)載附近存儲(chǔ)的電荷的同時(shí)引起輸電網(wǎng)絡(luò)共振。主動(dòng)噪聲調(diào)整通過(guò)對(duì)負(fù)載元件電源格快速的可控的本地充電來(lái)察覺這個(gè)問(wèn)題。圖1顯示一個(gè)嵌入的ANR元件就好像一個(gè)FET轉(zhuǎn)換器件。ANR與一個(gè)作為電荷池的電容相連，這個(gè)電容的充電過(guò)程有兩個(gè)途徑：通過(guò)連有外部高壓電源的電源線或者由系統(tǒng)設(shè)計(jì)決定的電荷泵來(lái)填充。這樣就可以通過(guò)一個(gè)電荷池給ANR提供高于工作過(guò)程中的負(fù)載很多倍的電荷。

圖一：ANR元件嵌入圖（專利申請(qǐng)中）

在本文中，我們要討論并展示在一個(gè)高性能芯片電源格中ANR的影響。ANR（或者ANR陣列）通過(guò)圖6中很短的導(dǎo)線連接到負(fù)載元件。因此ANR就可以完全掌握負(fù)載供電的空間和時(shí)間變化。當(dāng)ANR偵測(cè)到（或者被告知）在所連接的負(fù)載元件供電格點(diǎn)或格區(qū)中發(fā)生了變化（稱為電壓消沉事件）時(shí)，它就會(huì)初始化從電荷池到負(fù)載電源格的補(bǔ)償電流。經(jīng)過(guò)一個(gè)短暫周期的強(qiáng)電流，ANR通過(guò)一個(gè)可控方式把它切斷，使電荷池重新充滿為其它的暫態(tài)事件做好準(zhǔn)備。

圖2顯示了一個(gè)高速系統(tǒng)中的ANR的模擬應(yīng)用結(jié)果，該系統(tǒng)中的負(fù)載1和負(fù)載2電流同圖1。動(dòng)畫顯示了系統(tǒng)輸電堆棧對(duì)供電狀態(tài)變換的響應(yīng)。這個(gè)模擬通過(guò)模擬芯片格和輸電系統(tǒng)所有元件的一個(gè)分布式模型實(shí)現(xiàn)。不同的格間供電電壓引起了不同的向下的偏移，這些偏移被稱作“消沉”。這些消沉降低了芯片區(qū)域的的供電能力并阻礙了芯片工作頻率該完成的功能。

圖2：在一個(gè)高速系統(tǒng)中使用ANR的分布式模型的模擬結(jié)果。曲面顯示了芯片表面所有點(diǎn)的供電變化Δ（Vdd－Vss）。這個(gè)模型包括了一個(gè)計(jì)算格導(dǎo)線電勢(shì)變化的電場(chǎng)解。這個(gè)工具還計(jì)算了電介質(zhì)中的電壓變化。在一個(gè)標(biāo)準(zhǔn)單核工作站（包含ANR功能）上運(yùn)行一個(gè)6ns、15個(gè)時(shí)鐘周期的模擬需要大概10分鐘左右的時(shí)間。

曲面右側(cè)的負(fù)載工作于沒有ANR的狀態(tài)，而左側(cè)的負(fù)載顯示了包含ANR功能以后對(duì)于同樣的負(fù)載電流的格響應(yīng)。我們可以看到：在ANR開啟以后，電壓消沉或減低性能的噪聲顯著地減弱了。

圖3顯示了在芯片格接近兩個(gè)負(fù)載中心位置的供電電壓。

圖3：在芯片表面包含與未包含ANR的負(fù)載電流引起的供電噪聲。當(dāng)節(jié)電狀態(tài)變化時(shí)，功能塊被打開或關(guān)閉，這時(shí)，設(shè)備通過(guò)ANR的過(guò)濾器調(diào)整到更低頻率的系統(tǒng)級(jí)暫態(tài)。高頻噪聲也顯著降低。

從這些結(jié)果來(lái)看，很顯然，ANR對(duì)控制低頻系統(tǒng)級(jí)暫態(tài)特別有效。當(dāng)檢測(cè)到消沉的時(shí)候，ANR可以同樣有效地檢測(cè)到過(guò)充。低頻消沉和過(guò)充與供電電路電感與封裝和系統(tǒng)板電容有關(guān)，在高速系統(tǒng)里常常是影響性能的最重要的噪聲元件。ANR可以被用于降低各種頻率的噪聲幅。它們也可以修改頻譜以便把供電噪聲移動(dòng)到系統(tǒng)共振頻率以外。這個(gè)移動(dòng)的效果如圖4。圖4還顯示了沿著兩條長(zhǎng)導(dǎo)線的噪聲傳播。a曲線被連到ANR電路附近的封裝格，b曲線位于沒有ANR的負(fù)載附近。ANR引起的頻率移動(dòng)和對(duì)應(yīng)的波長(zhǎng)減小對(duì)系統(tǒng)的噪聲都有明顯的影響。

圖4：沿著兩條導(dǎo)線的分布式Vdd和Vss供電變化。該模擬包含了一個(gè)連接到芯片場(chǎng)解的對(duì)稱導(dǎo)線對(duì)的列表。ANR通過(guò)減弱臨近導(dǎo)體的共振來(lái)改變?cè)肼曨l譜。

動(dòng)態(tài)噪聲取決于漏電流和電壓

電源噪聲的頻譜構(gòu)成的考量對(duì)尋求系統(tǒng)中的速度和功耗的平衡點(diǎn)很重要。圖5中是一個(gè)簡(jiǎn)化了的系統(tǒng)功耗格模型。

圖5：簡(jiǎn)化的功耗格模型

在這個(gè)模型中，負(fù)載端壓降由下式給出：

一般來(lái)說(shuō)，負(fù)載電流（I）是供電噪聲的非線性函數(shù)，并且(3)只有數(shù)字解。然而，我們可以看到一些對(duì)負(fù)載電流使用近靜態(tài)近似的典型的功耗格性能的原委。例如，今天的先進(jìn)工藝相對(duì)于過(guò)去有著更高的靜態(tài)漏電流。動(dòng)態(tài)壓降提供了一個(gè)可以降低總體噪聲級(jí)別的負(fù)反饋，漏電流也隨之迅速下降。對(duì)系統(tǒng)負(fù)載電流做一次近似（三極管漏電流隨供電電壓線性增長(zhǎng)）：

這樣一個(gè)大靜態(tài)漏電流使系統(tǒng)噪聲整體減弱。然而，依靠靜態(tài)漏電流的減弱效應(yīng)意味著系統(tǒng)能耗要遠(yuǎn)高于它的需要。并且，在任何情況下，即使有了大靜態(tài)漏電流對(duì)總功耗的貢獻(xiàn)，IC中任一特殊位置的同步動(dòng)態(tài)電流密度峰值好像都比同一地點(diǎn)的單位面積靜態(tài)電流大得多。

需要注意的是，只要漏電流隨電壓?jiǎn)握{(diào)遞增都將得到這個(gè)負(fù)反饋（例如MOSFET）。這樣就保證了(3)式中在任何時(shí)刻都至少有兩項(xiàng)大于等于零。

對(duì)于更高的頻率，(3)式中剩下的項(xiàng)不能再被忽略。假設(shè)我們現(xiàn)在切斷負(fù)載電流。電源噪聲可以被寫為：

在Q>0.5的電網(wǎng)中，當(dāng)噪聲源關(guān)掉之后，網(wǎng)格要繼續(xù)振蕩大概Q個(gè)周期。系統(tǒng)的Q值取決于L和C中儲(chǔ)存的能量與R中消耗的能量比值。如果系統(tǒng)是為高效輸能（高Q）而設(shè)計(jì)的，那么在連續(xù)的周期中，網(wǎng)格里產(chǎn)生的噪聲能量在單周期里要保持一個(gè)更大的比例。這個(gè)能量足以支持IC中的負(fù)載。然而，低功耗系統(tǒng)還擁有很大的動(dòng)態(tài)電壓消沉，特別在共振頻率wo附近的時(shí)候。即使設(shè)計(jì)者使用諸如低漏電流工藝和電路設(shè)計(jì)技術(shù)這樣的用來(lái)降低能量損失的設(shè)計(jì)，動(dòng)態(tài)噪聲的增大也是無(wú)法避免的。ANR給設(shè)計(jì)者提供了高速系統(tǒng)中降低噪聲而不會(huì)產(chǎn)生額外的熱量的方法。用ANR增大系統(tǒng)Q值，不是通過(guò)降低電阻，而是利用了隨電壓成平方增長(zhǎng)的電容中的能量來(lái)給負(fù)載供電的優(yōu)勢(shì)。這個(gè)可以在負(fù)載端保持高電壓而低能量損失的優(yōu)勢(shì)自從輸電技術(shù)的早期就為人所熟知。現(xiàn)在在高速系統(tǒng)中可以通過(guò)ANR來(lái)發(fā)揮這個(gè)優(yōu)勢(shì)。

有源VLSI封裝中，一個(gè)嚴(yán)重的限制是芯片電容儲(chǔ)存電荷的能力遵從下面的關(guān)系：

這里使用的是單位面積的電荷和電容，E是儲(chǔ)存電荷設(shè)備里的電場(chǎng)強(qiáng)度。

在一個(gè)MOS電容里，芯片內(nèi)集成的單位面積的電容很典型。大多數(shù)的生產(chǎn)工藝都盡量使MOS電容的尺寸（柵絕緣層厚度）達(dá)到最小，接近于柵絕緣層可靠性的極限。因此，在MOS電容中使用更高電壓來(lái)提高電位面積的儲(chǔ)存電荷（和能量）的方案是不可行的，既然耐高壓設(shè)備必然要有一個(gè)更厚的柵絕緣層，因此就要跟所求的高壓大致成比例地降低單位面積的電容。

封裝電容的重要性已經(jīng)在一些大面積處理器制造商的生產(chǎn)中廣泛體現(xiàn)出來(lái)。即使是出現(xiàn)一個(gè)land-side封裝電容，集成的對(duì)模（on-die）電容配額似乎也無(wú)法適應(yīng)元件的性能（最大頻率）。Land-side封裝電容緊貼在處理器封裝襯底的對(duì)面的下面，這樣封裝襯底的厚度將這個(gè)電容和處理器電路分隔開來(lái)。這是裝配中離電路最近的電容之一，它的電容值很大，無(wú)論從物理還是從電學(xué)角度，它都積累了很多的電荷。換句話說(shuō)，集成的芯片電容會(huì)很大。因此，降低噪聲的電容值要比設(shè)計(jì)的封裝電容大得多。因此封裝電阻在保持處理器電源完善性上顯得更加有效。

另有實(shí)踐經(jīng)驗(yàn)證明，保留一少部分而取消大多數(shù)封裝電容對(duì)處理器的性能的影響也似乎很小。這個(gè)結(jié)果表明理解一個(gè)芯片格中動(dòng)態(tài)噪聲的準(zhǔn)確的空間和時(shí)間性質(zhì)的重要性；一個(gè)弱動(dòng)態(tài)噪聲位置或者芯片的動(dòng)態(tài)噪聲不符合一個(gè)臨界電路或電路路徑處的封裝電容在優(yōu)化電源完善性管理的時(shí)候不會(huì)很有用。

像封裝電容這樣的無(wú)源設(shè)備的一個(gè)關(guān)鍵限制就是它們是“reactive”設(shè)備。換句話說(shuō)，它們會(huì)根據(jù)周圍的電學(xué)條件的變化而有所反應(yīng)。因此只有在一個(gè)電容兩端有很明顯的電壓變化率的時(shí)候，它才可以提供一個(gè)電流。所以，當(dāng)一個(gè)電容被當(dāng)作電荷池的時(shí)候，它們不能主動(dòng)地提供大量電荷來(lái)消除電壓的瞬間或暫態(tài)變化。它只有遇到一個(gè)很顯著的電壓變化或者消沉的時(shí)候才會(huì)提供電荷。

另外，這些電容的有效串聯(lián)電阻（ESR）和有效串聯(lián)電感（ESL）有個(gè)確定的值，因此用生產(chǎn)和設(shè)備設(shè)計(jì)改進(jìn)來(lái)降低這些干擾因素的值是沒有幫助的。然而低ESR值卻有助于最小化提供電荷的電容電壓和能耗。而低ESR無(wú)助于抑制負(fù)載性質(zhì)變化引起的供電格振蕩。所以無(wú)源設(shè)備對(duì)消除供電電壓變化沒有幫助。

在有源VLSI封裝中，封裝電容與land-side ANR設(shè)備結(jié)合在一起（圖6）。這些結(jié)果把高壓池電容和控制電路放在距離處理器和SoC模正好一個(gè)封裝襯底厚度的位置。ANR設(shè)備利用這些電荷池的高電能儲(chǔ)存能力來(lái)給對(duì)模（on-die）電源格預(yù)儲(chǔ)存電荷。那么這個(gè)技術(shù)就可以主動(dòng)控制動(dòng)態(tài)電源噪聲而消耗最少的能量。另外，主動(dòng)噪聲控制器提供了一個(gè)將動(dòng)態(tài)抑制阻抗引入到芯片的輸電系統(tǒng)中的方法，這樣就事先控制了供電共振。

圖6：ANR和LVR設(shè)備可以安裝到封裝或PCB上，這樣就可以確保阻抗很小，并且連接到高性能IC的延遲路徑也最短（專利申請(qǐng)中）。

本地電壓調(diào)節(jié)器（LVR）中的ANR的發(fā)展提供了極高的帶寬、封裝能力、高效能量轉(zhuǎn)換。LVR利用與封裝電容和連接芯片電源格的供電路徑相關(guān)的干擾因素來(lái)提供極高的變頻能量轉(zhuǎn)換能力。LVR陣列增強(qiáng)了外部低壓供電并很大程度地提高了整個(gè)輸電系統(tǒng)的帶寬。這樣使高能SoC元件可以快速地調(diào)制電路的供電電壓以便于最小化平均耗電。使LVR與負(fù)載元件更加接近能夠確保SoC和LVR陣列的快速溝通，從而使供電電壓快速轉(zhuǎn)換，也有助于利用動(dòng)態(tài)能量管理系統(tǒng)降低能耗。

結(jié)論

系統(tǒng)級(jí)模擬方法顯示有源噪聲調(diào)整可以被用于低能量損失格中的噪聲控制。這些工具和設(shè)計(jì)理念允許系統(tǒng)設(shè)計(jì)者提高對(duì)低噪聲高速系統(tǒng)的最小化能耗設(shè)計(jì)靈活性。另外，作者認(rèn)為封裝不只限于提供能量和信號(hào)連接的通路，它還可以做很多事情。在RF和高速設(shè)計(jì)中，有一個(gè)現(xiàn)象越來(lái)越明顯，那就是封裝元件可以作為高性能無(wú)源器件以增強(qiáng)IC性能。RFID元件的封裝為電路提供了能量。使封裝元件更接近于IC，可以使它與SoC芯片更主動(dòng)更同步，并且給能量和信號(hào)完善性管理提供了有效廉價(jià)的系統(tǒng)解決方案。ANR和LVR設(shè)備和陣列可以以無(wú)損方式修改已有IC和能量完善性管理系統(tǒng)的封裝結(jié)構(gòu)。電路和系統(tǒng)封裝將在系統(tǒng)功能和性能中扮演一個(gè)“積極”的角色，并將集成推動(dòng)到納米技術(shù)時(shí)代。

參考文獻(xiàn)

[1] R. Mahajan, Raj Nair et al., Emerging Directions for Packaging Technologies, ITJ 2002.