新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于單片機和FPGA設計的程控濾波器

基于單片機和FPGA設計的程控濾波器

作者: 時間:2015-01-21 來源:網(wǎng)絡 收藏

  3主要功能電路設計

本文引用地址:http://butianyuan.cn/article/268443.htm

  3.1放大模塊

  放大模塊的具體電路如圖2所示。第一部分是一個分壓網(wǎng)絡,其中前4個電阻將輸入信號衰減100倍,并與信號源內阻共同構成51Ω阻抗,后面的51Ω為匹配電阻。第二部分采用OPA690將小信號放大2倍,同時起到阻抗變換和隔離的作用。由于AD603輸入阻抗為100Ω,所以在后面串接一個100Ω的電阻進行匹配。第三部分即為AD603可變增益放大,它的增益隨著控制電壓的增大以dB為單位線性增長。1腳的參考電壓通過進行運算并控制DAC芯片輸出電壓來得到,從而實現(xiàn)精確的數(shù)控。增益G(dB)=40VG+G0,其中VG為差分輸入電壓,范圍-500~500mV;G0是增益起點,接不同反饋網(wǎng)絡時也不同。在5、7腳間接一個5kΩ的電位器,從而改變。

  

 

  圖2 放大模塊

  3.2高通濾波模塊

  LTC1068是低噪聲高精度通用濾波器,當其用于高通濾波時,截止頻率范圍1 Hz~50 kHz,并且直至截止頻率的200倍都無混疊現(xiàn)象。由于LTC1068的4個通道都是低噪聲、高精度、高性能的2階濾波器,因此每個通道只要外接若干電阻就可以實現(xiàn)低通、高通、帶通和帶阻濾波器的功能。具體電路如圖3所示。其中B端口Q值0.57,A端口Q值約為1.在電路的調試中發(fā)現(xiàn),A口的Q值需比B口Q值大,否則信號在截止頻率處幅值會有上翹。

  

 

  圖3 LTC1068高通濾波

  LTC1068的時鐘頻率與通帶之比為200:1,由于LTC1068內部對時鐘信號CLK二倍頻,所以當截止頻率最小為1 kHz時,內部時鐘頻率其實為400kHz,故在LTC1068后面再加一個截止頻率為450kHz的低通濾波器以濾除分頻帶來的噪聲及高次諧波。

  3.3低通濾波模塊

  用MAX297實現(xiàn)低通濾波器。開關電容濾波器MAX297可以設置為8階低通橢圓濾波器,阻帶衰減為-80dB,時鐘頻率與通帶頻率之比為50:1.通過改變CLK的頻率,即可滿足濾波器-3 dB截止頻率在1~20kHz范圍內可調,步進1 kHz的要求。

  在使用MAX297時要注意的是,當信號頻率和采樣辨率同頻,開關電容組在電容上各次采到相同的幅度為信號幅值的信號,相當于輸入信號為直流的情況,使濾波器輸出一個直流電平。同理,當信號頻率為采樣頻率的整數(shù)倍時,也會出現(xiàn)相同的現(xiàn)象。為此,在其前面,要增加模擬低通濾波器,把采樣頻率及其以上的高頻信號有效地排除。故又用一級MAX297,截止頻率設置為50kHz.其中時鐘頻率設置為2.5 MHz.在其后面,也要增加低通濾波器,其截止頻率為150 kHz,以濾去信號的高頻分量,使波形更加平滑。具體電路如圖4所示。

  

 

  圖4 MAX297低通濾波

低通濾波器相關文章:低通濾波器原理


電源濾波器相關文章:電源濾波器原理


高通濾波器相關文章:高通濾波器原理
數(shù)字濾波器相關文章:數(shù)字濾波器原理


關鍵詞: 單片機 FPGA AD637

評論


相關推薦

技術專區(qū)

關閉