FPGA系統(tǒng)設(shè)計(jì)的仿真驗(yàn)證之：SDRAM讀寫控制的實(shí)現(xiàn)與Modelsim仿真

　　(5)仿真。

　　在Workspace瀏覽器中選擇“Library”復(fù)選頁，單擊Work左邊的小加號(hào)。在彈出的子菜單里面找到仿真模塊“sdram_test_tb”。雙擊或右鍵選擇“Simulate”選項(xiàng)，ModelSim就會(huì)自動(dòng)運(yùn)行仿真，如圖7.40所示。

　　圖7.39 編譯正確通過 圖7.40 仿真

　　(6)觀察波形。

　　在Workspace瀏覽器中選擇“Sim”復(fù)選頁，可以看到仿真模塊的實(shí)例列表，如圖7.41所示。

　　圖7.41 仿真模塊實(shí)例列表

　　如圖7.42所示，右鍵單擊頂層測試模塊，選擇“Add”/“Add to Wave”選項(xiàng)，將該仿真模塊的所有實(shí)例添加至波形觀察器中。

　　添加后，ModelSim將會(huì)自動(dòng)打開一個(gè)波形觀察器，并將頂層測試模塊的所有寄存器和接口添加進(jìn)去?；氐組odelSim的界面，在命令輸入窗口中鍵入“run 20us”，開始執(zhí)行仿真，如圖7.43所示。

　　圖7.42 添加實(shí)例至波形觀察器 圖7.43 執(zhí)行仿真

　　執(zhí)行仿真后，經(jīng)過相應(yīng)的仿真時(shí)間，就可以在波形觀察器中看見如圖7.44所示的仿真結(jié)果。這個(gè)就是通過利用已有的SDRAM控制器及SDRAM器件模型，由用戶編寫對(duì)SDRAM控制器的狀態(tài)機(jī)控制后得到的仿真結(jié)果。

　　圖7.44 SDRAM控制器仿真結(jié)果

　　7.6.4 小結(jié)

　　本節(jié)對(duì)數(shù)字系統(tǒng)中常用的存儲(chǔ)器SDRAM做了初步的介紹，并在Modelsim中實(shí)現(xiàn)了對(duì)SDRAM控制器的仿真。通過這個(gè)實(shí)例，讀者能夠掌握分立器件是如何與FPGA邏輯實(shí)現(xiàn)Modelsim聯(lián)合仿真的。

　　在大型的系統(tǒng)設(shè)計(jì)中，在系統(tǒng)硬件實(shí)現(xiàn)前對(duì)系統(tǒng)進(jìn)行仿真是非常必要的。而這個(gè)仿真又不僅僅局限在FPGA等可編程邏輯器件內(nèi)部，與之相關(guān)的分立器件也是系統(tǒng)仿真的重要組成部分。因此掌握分立器件的聯(lián)合仿真是一個(gè)非常重要的技能。