新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > FPGA系統(tǒng)設(shè)計的仿真驗證之: ModelSim的仿真流程

FPGA系統(tǒng)設(shè)計的仿真驗證之: ModelSim的仿真流程

作者: 時間:2015-05-06 來源:網(wǎng)絡(luò) 收藏

  7.3 的仿真流程

本文引用地址:http://butianyuan.cn/article/273720.htm

  7.3.1 的安裝

  的最新版本可以從互連網(wǎng)上免費得到,需要購買的只是License文件。ModelSim的下載地址為http://www.model.com/。打開網(wǎng)站頁面后可以點擊Download,用戶填寫完一張表格以后可以得到一個小時的下載時間。

  獲得License的方法有很多種。

  首先可以在線申請License文件,選取“開始→程序→ModelSim SE 5.8c→Submit License Request”,會打開一個網(wǎng)頁,填寫信息以后點擊Submit就可以在線申請License了。

  另外也可以點擊“開始→程序→Modelsim SE 5.8c→License Request Instructions”會打開一個文本文檔,按要求填寫好后發(fā)到指定郵箱即可。

  在得到License以后點擊“開始→程序→Modelsim SE 5.8c→License Wizard”,在彈出的對話框里面指定License文件即可。

  7.3.2 使用ModelSim進(jìn)行功能仿真

  使用ModelSim對設(shè)計的HDL程序進(jìn)行仿真分為功能仿真和時序仿真兩種。本節(jié)將以一個具體的實例講解如何使用ModelSim對HDL工程進(jìn)行功能仿真。時序仿真的具體內(nèi)容將在7.4節(jié)具體介紹。

  這里我們使用的例子是一個分頻電路的設(shè)計。所謂分頻電路是將較高頻率的時鐘分頻,得到較低頻率的時鐘。分頻電路的使用較為廣泛。

  例如,我們要編寫一個顯示時間的電路就需要一個分頻器,將晶振的頻率分頻得到1Hz的時鐘信號。分頻有幾種方法。對于較為規(guī)則的分頻,如2分頻、4分頻、8分頻等,可以調(diào)用Quartus或者ISE本身的庫函數(shù)來實現(xiàn)。

  對于較不規(guī)則的分頻,我們也有兩種方法:一種是利用計數(shù)器的某一位作為分頻輸出,一種是計數(shù)器計數(shù)到某一數(shù)值時,分頻時鐘信號翻轉(zhuǎn)來實現(xiàn)分頻。兩種方法的可以從其仿真結(jié)果得到。

  之所以選擇這個例子,是因為這里例子有實用價值并且設(shè)計本身簡單,仿真也較為簡單。

  (1)新建工程。

  如圖7.6所示,在ModelSim軟件中選擇“File”菜單的“New”選項,選擇“Project”選項。打開如圖7.7所示的新建工程對話框。

  

 

  圖7.6 新建工程 圖7.7 新建工程對話框

  在該對話框中填寫工程名稱,路徑和庫。單擊“OK”按鈕,彈出如圖7.8所示的添加工程項目對話框。

  選擇向工程添加的項目類型,然后單擊“Close”按鈕完成工程的建立。在此例中選擇“Add Exiting File”項目。

  (2)加入文件。

  在新建工程時,也可以不選擇添加的項目種類、而是在project欄里面單擊右鍵,在彈出的菜單里面選擇“Add to Project → Existing File”,如圖7.9所示。

  

 

  圖7.8 添加工程項目 圖7.9 添加存在的工程項目

  在彈出的添加文件對話框中,選擇要添加的文件,如圖7.10所示。

fpga相關(guān)文章:fpga是什么


分頻器相關(guān)文章:分頻器原理
塵埃粒子計數(shù)器相關(guān)文章:塵埃粒子計數(shù)器原理
晶振相關(guān)文章:晶振原理

上一頁 1 2 下一頁

關(guān)鍵詞: FPGA ModelSim

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉