如何用賽靈思FPGA實現(xiàn)4G無線球形檢測器

　　FPGA 硬件應用

　　為實現(xiàn)上述系統(tǒng)，我們采用了賽靈思 Virtex-5 FPGA技術。該設計流程采用賽靈思System Generator進行設計捕獲、仿真和驗證。為了支持各種不同數(shù)量的天線/用戶和調制次序，我們將檢測器設計用于要求最高的4x4、64-QAM情況下。

　　我們的模型假定接收方非常清楚信道矩陣，這可以通過傳統(tǒng)的信道估算方法來實現(xiàn)。在信道重新排序和QR分解之后，我們開始使用球形檢測器。為準備使用軟輸入、軟輸出信道解碼器(如turbo解碼器)，我們通過計算檢測到的比特的對數(shù)似然比(LLR)來生成軟輸出。

　　該 系統(tǒng)的主要架構元素包括數(shù)據(jù)副載波處理和系統(tǒng)子模塊管理功能，以便實時處理所需數(shù)量的子載波，同時最大程度地降低處理時延。對每個數(shù)據(jù)副載波都進行了信道 矩陣估算，限定了每個信道矩陣可用的處理時間。對選中的FPGA而言，其目標時鐘頻率為225MHz，通信帶寬為5MHz(相當于WiMAX系統(tǒng)中的 360個數(shù)據(jù)子載波)，每個信道矩陣間隔可用的處理時鐘周期數(shù)為64。

　　我們采用硬件功能單元精湛的流水線和時分復用(TDM)功能，以達到WiMAX OFDM符號的實時要求。

　　除 了高數(shù)據(jù)率外，在架構設計指導過程中控制子模塊時延也是一個重要的問題。我們通過引入連續(xù)信道矩陣的TDM解決了時延問題。這種方法可以延長同一信道矩陣 元之間的處理時間，同時還能保持較高的數(shù)據(jù)吞吐量。構成TDM組的信道數(shù)會隨著子模塊的不同而變化。在TDM方案中，信道矩陣求逆過程用了5個信道，而有 15個信道在實數(shù)QR分解模塊中進行了時分復用。圖 2 是該系統(tǒng)的高級流程圖。

　　圖 2. MIMO 802.16e 寬帶無線接收器的高級流程圖

　　信道矩陣預處理

　　信 道矩陣預處理器確定了空分復用復合信號每一層的最佳檢測次序。該預處理器負責計算信道矩陣的偽逆矩陣范數(shù)，并根據(jù)這些范數(shù)，選擇待處理的下一個傳輸流。偽 逆矩陣中范數(shù)最小的行對應著最強傳輸流(檢波后噪聲放大最小)，而范數(shù)最大的行對應著質量最差的層(檢波后噪聲放大最大)。我們的實施方案首先檢測最弱的 層，然后按最低噪聲放大到最高噪聲放大的次序逐層檢測。對排序過程中的每一步，信道矩陣中相應的列隨后會被清空，然后簡化后的矩陣進入下一級的天線排序處 理流水線。

　　在預處理算法中，偽逆矩陣的計算要求最高。這個過程的核心是矩陣求逆，通常通過吉文斯(Givens)旋轉進行QR分解來實現(xiàn)。 常用的角度估算和平面旋轉算法(如CORDIC)會造成嚴重的系統(tǒng)時延，對我們的系統(tǒng)來說是不可接受的。因此，我們的目標是運用FPGA的嵌入式DSP資 源(比如Virtex-5器件中的DSP48E)，找出矢量旋轉和相位估算的替代性解決方案。

　　QRD的脈動陣列結構由兩種類型的處理單元構 成——對角線單元或邊界單元和非對角線單元或內部單元。邊界單元執(zhí)行矢量函數(shù)，可以生成陣列內部單元使用的旋轉角度。要想得到想要的旋轉角度，可以把非對 角線單元中的值與對角線單元中的共軛復數(shù)相乘，然后除以復數(shù)的倒數(shù)即可。相除實際是用乘法的方式完成的，即在觀察到函數(shù)接近線性的時候，乘以根據(jù)定義的間 隔的多項式近似值計算出的倒數(shù)。圖3顯示了采用這種近似值在對角線脈動單元中完成這種復雜旋轉的信號流程圖。

　　圖 3. 對角線脈動單元結構圖