SMIC推出基于CPF的CADENCE 低功耗數(shù)字參考流程

　　中芯國(guó)際集成電路制造有限公司與Cadence設(shè)計(jì)系統(tǒng)有限公司，今天宣布 SMIC 正推出一種基于通用功率格式 (CPF) 的90納米低功耗數(shù)字參考流程，以及兼容 CPF 的庫(kù)。SMIC 還宣布其已經(jīng)加盟功率推進(jìn)聯(lián)盟 (PFI)。

　　這種新流程使用了由 SMIC 開發(fā)的知識(shí)產(chǎn)權(quán)，并應(yīng)用了 Cadence 設(shè)計(jì)系統(tǒng)有限公司 (Nasdaq: CDNS) 的低功耗解決方案，其設(shè)計(jì)特點(diǎn)是可提高生產(chǎn)力、管理設(shè)計(jì)復(fù)雜性，并縮短上市時(shí)間。這種流程是 Cadence 與 SMIC 努力合作的結(jié)晶，進(jìn)一步強(qiáng)化了彼此的合作關(guān)系，并且使雙方的共同客戶加快了低功耗設(shè)計(jì)的速度，迎接低功耗設(shè)計(jì)挑戰(zhàn)。

　　SMIC 參考流程 (3.2) 采用了 Cadence 的技術(shù)，是一套完整的對(duì)應(yīng) CPF 的 RTL-to-GDSII 低功耗流程，目標(biāo)是使90納米系統(tǒng)級(jí)芯片設(shè)計(jì)實(shí)現(xiàn)高效功耗利用。它結(jié)合了 SMIC 9

　　0納米邏輯低漏泄 1P9M 1.2/1.8/2.5V 標(biāo)準(zhǔn)工藝，以及商用低功耗庫(kù)支持。該流程在所有必要的設(shè)計(jì)步驟中都具備功率敏感性，包括邏輯綜合過程、仿真、可測(cè)性設(shè)計(jì)、等價(jià)驗(yàn)證、硅虛擬原型設(shè)計(jì)、物理實(shí)現(xiàn)與全面的 Signoff 分析。

　　“加盟 PFI 功率推進(jìn)聯(lián)盟體現(xiàn)了我們對(duì)整個(gè)業(yè)界范圍的低功耗努力的支持，也體現(xiàn)了我們?cè)诓粩嘧非笙蚪K端用戶提供高級(jí)低功耗解決方案，”SMIC 設(shè)計(jì)服務(wù)處資深處長(zhǎng) David Lin 表示，“隨著高級(jí)工藝節(jié)點(diǎn)正不斷縮小到90納米以內(nèi)，有兩大問題隨之而來：可制造性與可測(cè)性。SMIC 參考流程基于 Si2 標(biāo)準(zhǔn)的 CPF，是對(duì)這些問題的回應(yīng)，帶來了一個(gè)有效的高成品率工藝，帶來最高的硅片質(zhì)量。”

　　“Cadence 歡迎 SMIC 這位新會(huì)員加入到功率推進(jìn)聯(lián)盟的大家庭，感謝他們對(duì)業(yè)界發(fā)展的努力，”Cadence IC 數(shù)字及功率推進(jìn)部副總裁 Chi-Ping Hsu 博士表示，“半導(dǎo)體產(chǎn)業(yè)緊密合作，一起推動(dòng)低功耗技術(shù)、設(shè)計(jì)和制造解決方案，這是至關(guān)重要的大事?！?/P>

　　通用功率格式 CPF 是由 Si2 批準(zhǔn)通過的一種標(biāo)準(zhǔn)格式，用于指定設(shè)計(jì)過程初期的低功耗技術(shù) -- 實(shí)現(xiàn)低功耗技術(shù)的分享和重用。Cadence 低功耗解決方案是業(yè)內(nèi)最早的全套流程，將邏輯設(shè)計(jì)、驗(yàn)證、實(shí)現(xiàn)與 Si2 標(biāo)準(zhǔn)的通用功率格式相結(jié)合。