新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 基于MPC8260和FPGA的DMA接口設(shè)計(jì)

基于MPC8260和FPGA的DMA接口設(shè)計(jì)

作者:黃圣春 習(xí)勇 魏急波 趙海 國(guó)防科技大學(xué) 時(shí)間:2008-05-16 來(lái)源:?jiǎn)纹瑱C(jī)與嵌入式系統(tǒng)應(yīng)用 收藏

  2.1.2  中斷處理

本文引用地址:http://butianyuan.cn/article/82690.htm

  系統(tǒng)設(shè)計(jì)中使用了兩類(lèi)中斷方式: IRQ引腳引入的外部中斷和CPM觸發(fā)的內(nèi)部中斷。初始化過(guò)程包括:使能對(duì)應(yīng)的中斷屏蔽位、選擇中斷優(yōu)先級(jí)、連接對(duì)應(yīng)中斷向量號(hào)和中斷服務(wù)程序等。為了保證較好的傳輸實(shí)時(shí)性,需要把中斷優(yōu)先級(jí)盡量設(shè)得高一些。

  與一般中斷處理過(guò)程的區(qū)別在于:MPC8260中斷處理控制器采用分級(jí)結(jié)構(gòu)來(lái)擴(kuò)展中斷信號(hào)總數(shù)。CPM內(nèi)的中斷就是二級(jí)中斷,需要通過(guò)CPM中斷控制器和SIU中斷控制器兩級(jí)中斷控制。本設(shè)計(jì)中用來(lái)通知內(nèi)核本次傳輸過(guò)程結(jié)束的中斷是CPM內(nèi)最后一個(gè)BD表傳送結(jié)束的信號(hào)BC(BD Completed)。BC信號(hào)和命令結(jié)束等幾個(gè)信號(hào)一起通過(guò)SIU中斷掛起寄存器中的I位向內(nèi)核發(fā)出中斷信號(hào)。所以在中斷初始化時(shí)要同時(shí)有效I屏蔽寄存器和SIU中斷屏蔽寄存器對(duì)應(yīng)的比特位。具體的中斷初始化實(shí)例如下:

        

  尤其要注意的是,中斷處理程序結(jié)束之前的清SIU中斷掛起寄存器,不能直接在SIU中斷掛起寄存器的I位寫(xiě)1,而是要通過(guò)在事件寄存器的BC位寫(xiě)1來(lái)間接地清SIU中斷掛起寄存器。

  2.2  部分程序

  系統(tǒng)中的芯片選用Xilinx公司的VirtexII 3000。利用VirtexII內(nèi)嵌的大容量BlockRAM配置為單口RAM來(lái)做緩沖區(qū),在程序中可以用Xilinx的集成開(kāi)發(fā)環(huán)境ISE 7.1i內(nèi)部自帶的IP核生成。對(duì)來(lái)說(shuō),由于數(shù)據(jù)的輸入/輸出都是順序的,所以?xún)啥硕贾灰?根地址線(xiàn)用于區(qū)分相鄰的兩個(gè)數(shù)據(jù)就可以了。地址線(xiàn)配合內(nèi)部計(jì)數(shù)器構(gòu)成讀寫(xiě)指針,當(dāng)寫(xiě)指針從緩沖區(qū)的一半跳到另外一半時(shí)發(fā)相應(yīng)的中斷信號(hào)。

  FPGA設(shè)計(jì)的關(guān)鍵部分是和MPC8260的總線(xiàn)設(shè)計(jì)。通過(guò)適當(dāng)選擇緩沖區(qū)的起始地址和長(zhǎng)度,可以使MPC8260讀FPGA都以突發(fā)的方式進(jìn)行。設(shè)計(jì)中,MPC8260對(duì)FPGA的突發(fā)讀寫(xiě)遵循自己配置的UPM模式,所以要綜合考慮UPM模式設(shè)計(jì)和FPGA讀寫(xiě)邏輯設(shè)計(jì)。在設(shè)計(jì)UPM模式時(shí),可以在每次MPC8260鎖定數(shù)據(jù)總線(xiàn)數(shù)據(jù)之前由通用功能信號(hào)線(xiàn)(General Purpose Line,GPL)產(chǎn)生一個(gè)下降沿通知FPGA往數(shù)據(jù)總線(xiàn)上寫(xiě)新數(shù)據(jù);或者通過(guò)GPL把總線(xiàn)時(shí)鐘送到FPGA達(dá)到收發(fā)同步來(lái)完成MPC8260與FPGA之間的讀寫(xiě)。

  3  總結(jié)

  結(jié)合MPC8260的中斷處理和傳輸機(jī)制,設(shè)計(jì)了一種MPC8260和FPGA之間的高速數(shù)據(jù)傳輸。測(cè)試結(jié)果顯示:采用循環(huán)讀的方式把FPGA中的數(shù)據(jù)復(fù)制到SDRAM中,數(shù)據(jù)傳輸速率只有11 Mbps左右;而采用本文介紹的方式,最高速率能夠達(dá)到500 Mbps,并且內(nèi)核占用率較低,實(shí)驗(yàn)結(jié)果完全能夠滿(mǎn)足系統(tǒng)設(shè)計(jì)需求。本研究對(duì)于PowerPC系列CPU的設(shè)計(jì)有一定的參考價(jià)值。

  參考文獻(xiàn)

  [1]  Freescale. MPC8260 PowerQUICCTM II Family Reference Manual .MPC8260RM Rev.2, 2005-12.

  [2]  Freescale. MPC8260 PowerQUICCTM II IDMA Functionality.Rev. 3,2006-02.

  [3]  Freescale. MPC8260 IDMA Timing Diagrams. Rev. 4,2006-07.


上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: FPGA DMA 接口 微處理器 SDMA IDMA

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉