Xilinx FPGA開發(fā)環(huán)境的配置
加入技術(shù)交流群
③、在彈出的窗口“Initial Timing and Clock Wizard-Initialize Timing”中選擇默認(rèn)的配置
本文引用地址：http://butianyuan.cn/article/83735.htm
④、當(dāng)出現(xiàn)如下的界面后，你就可以進(jìn)行時序仿真了^_^
⑤、在Sources選擇Behavioral Simulation，在Processes的Modelsim Simulator中雙擊下面的任何一個都可以進(jìn)行仿真。區(qū)別就是一個在Xilinx ISE中進(jìn)行，一個則在ModelSim界面中。
⑥、下圖是雙擊“Ge nerate Expected Simulation Results”的效果
⑦、下圖是雙擊“Simulate Behavioral Model”的效果
⑧、接下來大家就可以寫代碼，然后仿真驗(yàn)證了，^_^
評論