嵌入式操作系統(tǒng)在高速實(shí)時(shí)信號處理系統(tǒng)中的應(yīng)用

　　現(xiàn)今的信號處理設(shè)備越來越復(fù)雜，不僅要求高速的處理能力，而且要求功能多樣化，僅僅追求速度已經(jīng)不能滿足需求。尤其在復(fù)雜多變的環(huán)境中，要求信號處理機(jī)能夠完成多種處理功能，并能方便靈活地切換工作模式。因此有必要發(fā)展一種可重構(gòu)和可擴(kuò)展的通用信號處理系統(tǒng)，能將信號處理機(jī)多功能化、模塊化、標(biāo)準(zhǔn)化和通用化。將嵌入式操作系統(tǒng)與高速實(shí)時(shí)信號處理機(jī)結(jié)合，可以很好地實(shí)現(xiàn)這些要求。在雷達(dá)火控系統(tǒng)中，信號處理不僅需要很高的處理速度，而且要滿足控制顯示多方面的需求，如果沒有操作系統(tǒng)，實(shí)現(xiàn)起來不僅復(fù)雜而且不便于系統(tǒng)的模塊化和標(biāo)準(zhǔn)化。因此，采用實(shí)時(shí)操作系統(tǒng)VxWorks實(shí)現(xiàn)雷達(dá)系統(tǒng)的控制和顯示功能。VxWorks是一種類UNIX的高性能嵌入式實(shí)時(shí)操作系統(tǒng)，其中斷響應(yīng)速度是微秒級的。它是專門為實(shí)時(shí)嵌入式系統(tǒng)開發(fā)的操作系統(tǒng)，提供了高效的實(shí)時(shí)任務(wù)調(diào)度、中斷管理、實(shí)時(shí)系統(tǒng)資源及實(shí)時(shí)任務(wù)通信。VxWorks可以為各種CPU硬件平臺提供統(tǒng)一的接口和一致的運(yùn)行特征，這便于以后的系統(tǒng)移植和升級?；谝陨蟽?yōu)點(diǎn)，VxWorks廣泛應(yīng)用于航空、航天、醫(yī)療、通信、雷達(dá)和聲納等領(lǐng)域。

　　1 系統(tǒng)硬件設(shè)計(jì)與實(shí)現(xiàn)

　　本系統(tǒng)硬件基于6U的VME總線設(shè)計(jì)，由多個(gè)子模塊組成，包括A/D采樣板、信號處理板、定時(shí)接口板、嵌入式計(jì)算機(jī)VG4。

　　A/D采樣板作為前端采集雷達(dá)的回波信號。它采用AD10242，采樣率為32MHz，包含2個(gè)A/D變換器，可以對兩路模擬信號作模數(shù)變換，輸出2個(gè)12位的數(shù)據(jù)。由于采樣的數(shù)據(jù)率遠(yuǎn)低于DSP的處理能力，所以通過大容量的FIFO對A/D采樣的數(shù)據(jù)緩存，再以DMA的方式發(fā)送給DSP處理。為了滿足要求，信號處理系統(tǒng)以流水的方式處理數(shù)據(jù)。通過鏈路口和總線使多片DSP進(jìn)行數(shù)據(jù)傳輸，最后，由VG4顯示目標(biāo)檢測結(jié)果。

　　VG4是SBS公司的一款專門針對工業(yè)控制設(shè)計(jì)的嵌入式計(jì)算機(jī)。VG4的處理器采用Motorola PowerPC 755，主頻400MHz，擁有64MB SDRAM，16MB Flash用來固化操作系統(tǒng)和應(yīng)用程序，而且提供了豐富的接口。VxWorks操作系統(tǒng)及其應(yīng)用程序在VG4上運(yùn)行。由于目標(biāo)機(jī)VG4的資源有限，程序的開發(fā)由主機(jī)的交叉開發(fā)平臺Tornado完成，通過串口和以太網(wǎng)下載目標(biāo)代碼并調(diào)試。程序開發(fā)完成后可以固化在目標(biāo)機(jī)VG4的Flash上，這樣系統(tǒng)每次啟動就從Flash加載程序。操作系統(tǒng)應(yīng)用程序的開發(fā)主要采用C語言。系統(tǒng)的數(shù)據(jù)流如圖1所示。

　　1.1 定時(shí)接口板的設(shè)計(jì)

　　定時(shí)接口板對于整個(gè)系統(tǒng)實(shí)時(shí)穩(wěn)定的工作起了關(guān)鍵作用。它產(chǎn)生的定時(shí)脈沖信號控制著發(fā)射接收機(jī)、A/D采樣板、信號處理板和VG4。

　　定時(shí)接口板通過VME總線與VG4進(jìn)行數(shù)據(jù)傳輸。VME總線是一種高性能的背板總線，由于采用高電流總線信號、嚴(yán)密的邏輯仲裁，所以具有極強(qiáng)的總線驅(qū)動能力及較長的信號線傳輸路徑，可支持21個(gè)VME板卡的直接相連，信號可靠性非常高。VME總線由于其信號的高穩(wěn)定性、并行性和高可靠性，被廣泛應(yīng)用于多DSP系統(tǒng)中。

　　接口板上的FPGA實(shí)現(xiàn)VME橋接功能，使雙口RAM連到VME總線和TS101的總線上，以進(jìn)行數(shù)據(jù)傳輸。通過軟件操作VG4控制定時(shí)接口板啟動波駐起始脈沖串T0，在每個(gè)波駐起始脈沖產(chǎn)生的同時(shí)產(chǎn)生定時(shí)中斷脈沖，作為每幀定時(shí)信號組的時(shí)間基準(zhǔn)。中斷信號通過VME總線中斷VG4，并作為其中斷請求信號。VG4響應(yīng)定時(shí)中斷脈沖，向定時(shí)接口板傳送控制參數(shù)。定時(shí)接口板據(jù)此參數(shù)控制信處、AD、收發(fā)設(shè)備，并接收信處回傳的檢測結(jié)果，傳給VG4進(jìn)行處理和顯示。數(shù)據(jù)是由外部中斷驅(qū)動的，所以能滿足實(shí)時(shí)性要求。定時(shí)接口板結(jié)構(gòu)如圖2所示。

　　1.2 信號處理板的設(shè)計(jì)

　　雷達(dá)信號處理的實(shí)時(shí)性和連續(xù)性要求處理系統(tǒng)應(yīng)具有較高的數(shù)據(jù)處理能力。本系統(tǒng)設(shè)計(jì)時(shí)采用多片DSP構(gòu)成并行處理系統(tǒng)，以提高系統(tǒng)的數(shù)據(jù)處理能力。信號處理系統(tǒng)核心單元是美國Analog Devices Inc公司生產(chǎn)的ADSP-TS101，其峰值運(yùn)算能力可達(dá)18億次/秒。它采用了改進(jìn)的靜態(tài)超標(biāo)量流水結(jié)構(gòu)，可以構(gòu)成各種不同的并行多處理器系統(tǒng)，較好地滿足了雷達(dá)信號處理的要求。

　　為了保證系統(tǒng)的數(shù)據(jù)吞吐能力，采用數(shù)據(jù)入口與出口分開的方法，系統(tǒng)中各DSP分別接收處理位于不同時(shí)間段的雷達(dá)回波信號。為了使各DSP協(xié)調(diào)工作，DSP間的通信必不可少。本系統(tǒng)采用共享總線的分布式結(jié)構(gòu)，使得各DSP之間的通信有多種途徑。為了信號處理板的通用性和靈活性，設(shè)計(jì)由四片DSP組成的共享總線結(jié)構(gòu)子板，各DSP間用鏈路口點(diǎn)對點(diǎn)環(huán)形相連，將各信號線通過PMC插槽引出，與母板通信。信號處理板結(jié)構(gòu)如圖3所示。