新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 一種系統(tǒng)芯片的功能測(cè)試方法

一種系統(tǒng)芯片的功能測(cè)試方法

作者:宗竹林,何春,劉偉,宗云 時(shí)間:2008-08-05 來(lái)源:中電網(wǎng) 收藏

  3.2 功能平臺(tái)的構(gòu)建

本文引用地址:http://butianyuan.cn/article/86637.htm

  本設(shè)計(jì)的功能主要采用基于可編程器件建立平臺(tái)。

  從圖1可以看出,“”主要有以下幾類接口:36位的輸入信號(hào)總線Input,用來(lái)為提供初始輸入激勵(lì);32位的初始化數(shù)據(jù)總線Initial_bus,用來(lái)為提供DSP核程序、控制寄存器參數(shù)、脈壓系數(shù)和濾波系數(shù);48位的片外緩存數(shù)據(jù)總線IQ1和IQ2,用于將脈沖壓縮的結(jié)果傳送到片外緩存;28位的求?;蛉?duì)數(shù)輸出總線Log_out,用于輸出脈沖壓縮或?yàn)V波運(yùn)算后的求模或取對(duì)數(shù)結(jié)果;56位的濾波結(jié)果輸出FIR_I_OUT(28位)、FIR_Q_OUT(28位),用于輸出MTI或MTD處理后的結(jié)果;16位的HD數(shù)據(jù)總線,用于輸出DSP核處理后的結(jié)果。

  根據(jù)基于可編程器件建立測(cè)試平臺(tái)的設(shè)計(jì)思想,功能測(cè)試平臺(tái)的構(gòu)建方法如下:采用可編程邏輯器件進(jìn)行輸入激勵(lì)的產(chǎn)生和輸出響應(yīng)的處理;采用ROM來(lái)實(shí)現(xiàn)DSP核程序、控制寄存器參數(shù)、脈壓系數(shù)和濾波系數(shù)的存儲(chǔ);采用SRAM作為片外緩存?;緶y(cè)試框圖如圖3所示。

 

  根據(jù)“”的要求,需要外部提供136 k 32bit的存儲(chǔ)空間為其提供脈壓系數(shù)和濾波系數(shù),同時(shí)需要其它的一些存儲(chǔ)空間為芯片存儲(chǔ)片外的DSP核程序和控制寄存器。

  由于做MTD濾波時(shí),每個(gè)相參處理間隔的數(shù)據(jù)量最大為2M深度,所以片外必須準(zhǔn)備兩片深度為2M,數(shù)據(jù)寬度為48位的SRAM作為芯片的片外緩存。

  除此之外,芯片需要外界輸入數(shù)據(jù)和控制信號(hào),并且需要接收芯片的輸出數(shù)據(jù)。這部分的功能可通過(guò)可編程邏輯器件來(lái)完成。

  通過(guò)以上分析,CCOMP芯片功能測(cè)試平臺(tái)選用了兩片SST39VF3201來(lái)做它的片外初始化存儲(chǔ)器、6片GS832018來(lái)做它的片外緩存、一片XC3S5000來(lái)產(chǎn)生它的時(shí)序控制信號(hào)以及和外部接口的控制邏輯、兩片MT48LC4M32用做它的輸出緩存、兩片SST39VF3201來(lái)做它的輸入數(shù)據(jù)存儲(chǔ)器,另外還選用了一個(gè)AD和一個(gè)DA芯片來(lái)實(shí)現(xiàn)與外界的數(shù)據(jù)通信。實(shí)現(xiàn)框圖如圖4所示。

 

  4 測(cè)試平臺(tái)的實(shí)現(xiàn)

  4.1軟件的實(shí)現(xiàn)

  根據(jù)“”輸入激勵(lì)和輸出響應(yīng)的數(shù)據(jù)對(duì)比要求,編寫了可綜合的verilog代碼。代碼的設(shè)計(jì)完全按照“成電之芯”的時(shí)序要求實(shí)現(xiàn)。

  4.2 硬件的實(shí)現(xiàn)

  根據(jù)功能測(cè)試平臺(tái)的實(shí)現(xiàn)框圖進(jìn)行了原理圖和PCB的設(shè)計(jì),最后設(shè)計(jì)完成了一個(gè)可對(duì)“成電之芯”進(jìn)行功能測(cè)試的系統(tǒng)平臺(tái)。實(shí)物圖如圖5所示。

  5 結(jié)論

  本文通過(guò)對(duì)“成電之芯”功能測(cè)試平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn),闡述了一種基于可編程邏輯器件的系統(tǒng)芯片功能測(cè)試平臺(tái)的建立。本文從系統(tǒng)芯片的測(cè)試評(píng)估出發(fā),一步步深入系統(tǒng)芯片測(cè)試方法分析,最終實(shí)現(xiàn)一個(gè)完整的測(cè)試平臺(tái)。

  該系統(tǒng)除了闡述功能測(cè)試平臺(tái)的實(shí)現(xiàn)方法外,同時(shí)也對(duì)待測(cè)芯片——“成電之芯”進(jìn)行了充分的測(cè)試,為每一塊芯片的功能是否完好提供了重要依據(jù)。


上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: SoC 測(cè)試 成電之芯 芯片

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉