嵌入式PLD拓展低端應(yīng)用
加入技術(shù)交流群
可編程邏輯器件內(nèi)核
全球PLD(可編程邏輯器件)業(yè)界著名的廠商Altera和Xilinx公司，推出了第一批用于的處理器內(nèi)核，引起了業(yè)界的關(guān)注。Altera 在解釋原因時(shí)指出：目前業(yè)界設(shè)計(jì)人員一般都采用兩種設(shè)計(jì)方法： 一種是在低檔的批量市場(chǎng)采用板級(jí)系統(tǒng)設(shè)計(jì)方法，即買一些器件級(jí)的處理器和IP塊，將其置放在PLD上，編上代碼，即采用PLD增值；另一種就是SoC設(shè)計(jì)方法，選擇一個(gè)ASIC供應(yīng)商，利用其IP庫，加上自己的硬件，經(jīng)過很長的設(shè)計(jì)周期之后制造出最終的ASIC產(chǎn)品。
Altera和Xilinx公司別出心裁地推出了一種定位于以上兩種設(shè)計(jì)方法之間的基于可編程處理器的解決方案。這種方案像板級(jí)解決方案一樣能夠加快上市時(shí)間，因?yàn)樵O(shè)計(jì)人員能從分銷商那里買到現(xiàn)成的器件。另外，它也像SoC解決方案一樣具有很高的集成能力，同時(shí)又能借助最先進(jìn)的MPU內(nèi)核。
PLD供應(yīng)商仍在為高低端應(yīng)用不斷提供軟、硬處理器內(nèi)核。硬處理器內(nèi)核將使系統(tǒng)級(jí)可編程芯片的處理能力達(dá)到200MIPS。新出現(xiàn)的嵌入式可編程模塊設(shè)計(jì)成可修改的ASIC，以便適應(yīng)各種不同的標(biāo)準(zhǔn)和制式競(jìng)爭(zhēng)的市場(chǎng)需求。這些核的出現(xiàn)將為系統(tǒng)級(jí)可編程芯片在低端嵌入應(yīng)用市場(chǎng)鋪平道路，有望達(dá)到每年十幾億美元的市場(chǎng)規(guī)模。
Altera和Xilinx 公司這兩家制造商雖然衡量密度的方法不同，但在高密度FPGA是否有市場(chǎng)需求這一問題上沒有分歧。在網(wǎng)絡(luò)應(yīng)用的推動(dòng)下，以Xilinx 為例，去年第4季度的銷售收入約為375萬美元，其中，高密度產(chǎn)品占120萬美元。
PLD供應(yīng)商熱衷推出大型新器件的同時(shí)，系統(tǒng)級(jí)可編程芯片的處理器內(nèi)核又提升到了議事日程上。在這一新興市場(chǎng)，Altera和Xilinx 公司都推行“兩條腿”走路的策略，考慮到低端市場(chǎng)的成本和上市時(shí)間，供應(yīng)商通過提供內(nèi)核，將重點(diǎn)放在盡量提高設(shè)計(jì)靈活性上。
優(yōu)化32位可配置處理器
前不久，Xilinx宣布與ARC Cores 公司結(jié)成戰(zhàn)略伙伴關(guān)系，以優(yōu)化 Virtex 和Spartan-Ⅱ FPGA所使用的32位可配置處理器ARC。ARC 結(jié)構(gòu)允許用戶改變處理器的總線和指令，以及換用其它優(yōu)化設(shè)計(jì)項(xiàng)目法。Xilinx認(rèn)為：這一結(jié)構(gòu)的可愛之處就是在同樣的時(shí)鐘速率下能干更多的活。不同于傳統(tǒng)的硬RISC處理器，ARC處理器允許設(shè)計(jì)人員重新配置它的指令集以適應(yīng)不同的應(yīng)用。例如，一個(gè)OEM廠商用這種處理器為基于GSM的無線系統(tǒng)構(gòu)建語音編碼器，一般而言，要實(shí)現(xiàn)這種編碼算法，固定指令集的處理器最少要有115MHz的時(shí)鐘速率才能滿足GSN標(biāo)準(zhǔn)。針對(duì)這一算法，通過特殊指令對(duì)ARC內(nèi)核進(jìn)行重新配置，設(shè)計(jì)人員在12MHz的時(shí)鐘速率下就能達(dá)到同樣的效果。ARC表示：他們所做的這些最基礎(chǔ)的工作，就是為設(shè)計(jì)人員創(chuàng)造新的擴(kuò)展應(yīng)用。因此，無論用戶采用何種C代碼，只需點(diǎn)一下鼠標(biāo)，就能創(chuàng)造硬件編程的指令，運(yùn)行速度更快。
Altera公司的Nios所采用的方法與前者有所不同。采用MegaWizard平臺(tái)，設(shè)計(jì)人員通過選擇不同的存儲(chǔ)器寬度，速度和外設(shè)類型，可以在處理器上配置存儲(chǔ)器的外設(shè)。此外，設(shè)計(jì)人員可以在芯片增加常規(guī)的映射存儲(chǔ)器外設(shè)，將可讀/ 寫的器件映射到處理器的寄存器文檔中，或者直接將新的功能塊添加到處理器的ALU中。但是指令集固定不變。客戶可以配置Nios內(nèi)核來解決一些性能和面積之間的矛盾。但是，如果客戶為了擴(kuò)展系統(tǒng)的威力而必須構(gòu)建支撐它的硬件外設(shè)，工具仍可保持連續(xù)性并且貼近板級(jí)系統(tǒng)。
嵌入式PLD瞄準(zhǔn)低端市場(chǎng)
作為一個(gè)現(xiàn)成的結(jié)構(gòu)，ARC則已經(jīng)具有范圍廣泛的支持功能和RTOS支持。Xilinx公司與ARC聯(lián)盟的好處之一就是作為處理器內(nèi)核供應(yīng)商，它能確保整套工具的正常工作。這兩家供應(yīng)商都聲稱自己能為加速客戶基于處理器可編程設(shè)計(jì)提供服務(wù)。Altera針對(duì)其新型處理器和開發(fā)工具在全球范圍內(nèi)提供免費(fèi)服務(wù)。Xilinx設(shè)立了一個(gè)經(jīng)過ARC認(rèn)證的設(shè)計(jì)中心網(wǎng)絡(luò)，以幫助客戶在Xilinx的器件上設(shè)計(jì)基于ARC的內(nèi)核。ARC和Xilinx授權(quán)設(shè)計(jì)中心提供優(yōu)化的網(wǎng)表，以實(shí)現(xiàn)ARC處理器的預(yù)配置。
為了支持更高性能的設(shè)計(jì)，Xilinx和Altera 公司已經(jīng)與領(lǐng)先的處理器內(nèi)核供應(yīng)商達(dá)成新的交易。Altera從ARC和MIPS公司獲得了RISC處理器內(nèi)核的使用許可證，與ARM的交易涉及ARM9 Thumb內(nèi)核，與MIPS的交易涉及MIPS32 4K處理器。如果客戶需要大于50MIPS的性能，有兩個(gè)高達(dá)200MIPS的許可內(nèi)核供他們選擇。Altera公司還與Motorola公司半導(dǎo)體產(chǎn)品部談判有關(guān)PowerPC內(nèi)核的許可證問題。
Xilinx還與IBM公司達(dá)成了協(xié)議，將PowerPC內(nèi)核嵌入到Xilinx的Virtex-II FPGA中。該協(xié)議包括IBM的CoreConnect總線結(jié)構(gòu)，這是一種SoC設(shè)計(jì)中能夠?qū)崿F(xiàn)IP通信的片上總線結(jié)構(gòu)。作為協(xié)議的一部分，Xilinx公司可以采用IBM公司先進(jìn)的0.13mm工藝設(shè)計(jì)基于PowerPC的產(chǎn)品。Dataquest公司的分析人員表示，在過去兩年中，采用PowerPC 的嵌入應(yīng)用增加了80%，特別是路由器，交換機(jī)和蜂窩基站應(yīng)用。
PLD供應(yīng)商想用高性能的方案從現(xiàn)在的ASIC市場(chǎng)爭(zhēng)取到更多的客戶，這種解決方案既具有ARM或MIPS內(nèi)核的高性能，又能夠在不需要ASIC的情況下就能達(dá)到很高的集成度。
可編程功能嵌入ASIC
雖然設(shè)計(jì)靈活性有可能在嵌入應(yīng)用中變得日趨重要，但是基于處理器的可編程芯片的解決方案并不是唯一的選擇。ASIC廠商已經(jīng)開始探索在標(biāo)準(zhǔn)邏輯單元中增加可編程邏輯塊。LSI Logic公司宣布了第一個(gè)具有嵌入可編程邏輯能力的G12處理器，它采用0.18μm制造工藝和Adaptive Silicon公司的特許技術(shù)。Agere已將Chip Express的激光編程門陣列集成到其ASIC產(chǎn)品線中。
針對(duì)OEM廠商所關(guān)心的SoC開發(fā)時(shí)間過長和成本過高問題，Actel是第一家解決這一市場(chǎng)問題的FPGA供應(yīng)商。該公司計(jì)劃于今年底推出它的第一個(gè)嵌入式產(chǎn)品。
Actel公司也計(jì)劃提供這項(xiàng)技術(shù)以及相關(guān)的產(chǎn)品、設(shè)計(jì)工具和方法，并且和主要的ASIC制造廠商建立合作伙伴關(guān)系，推出一系列嵌入式FPGA的解決方案。Actel公司新嵌入式FPGA部門經(jīng)理Tanurhan：認(rèn)為僅僅提供一個(gè)平臺(tái)還不夠，還要附帶一些應(yīng)用。此外，Actel還創(chuàng)建了一個(gè)新的組織，其任務(wù)就是為嵌入應(yīng)用獲得關(guān)鍵技術(shù)和組成戰(zhàn)略聯(lián)盟。Tanurhan指出：“在0.1mm制造工藝中，每一個(gè)掩膜費(fèi)大約為100萬~115萬美元。另外一個(gè)解決方案就是通過可重配置使產(chǎn)品面向更廣泛的應(yīng)用。這種解決方案在電信市場(chǎng)找到了用武之地，因?yàn)殡娦攀袌?chǎng)一向以標(biāo)準(zhǔn)變化頻繁而著稱。從必須支持多種格式的打印機(jī)到支持各種標(biāo)準(zhǔn)的無線接口，這種可配置性都能找到用武之地。同時(shí)，集成可配置能力也能幫助SoC設(shè)計(jì)人員應(yīng)付上市時(shí)間的壓力。因?yàn)榭膳渲卯a(chǎn)品像面板一樣可以更改和調(diào)試其設(shè)計(jì)，采用軟件實(shí)現(xiàn)其功能。
作為其嵌入式業(yè)務(wù)關(guān)鍵的一部分，Actel收購了ProSys技術(shù)公司。這家公司已經(jīng)開發(fā)出多種商用FPGA IP內(nèi)核。與市面上的標(biāo)準(zhǔn)產(chǎn)品相比，它們的密度相當(dāng)大，是為專門嵌入應(yīng)用而開發(fā)的。Actel將會(huì)利用公司基于FPGA內(nèi)核的重配置SRAM技術(shù)，開發(fā)密度在5000~35000門之間的類似ASIC的邏輯塊。工具支持是這一市場(chǎng)的主要障礙。而在Actel收購ProSys時(shí)，它有支持ProSys器件的一套軟件工具，并遵從與ASIC 類似的設(shè)計(jì)方法及將內(nèi)核集成到標(biāo)準(zhǔn)單元中的設(shè)計(jì)流程。
Actel的另一個(gè)關(guān)鍵策略是決定購買Gatefield的股份。后者開發(fā)類似ASIC 的基于FPGA的Flash(快閃)技術(shù)，兩家公司一直保持長期的關(guān)系。
Gatefield的ProASIC產(chǎn)品具有新穎的可重復(fù)編程性能以及高效率的微細(xì)顆粒結(jié)構(gòu)，其門數(shù)和成本均優(yōu)于傳統(tǒng)基于SRAM的FPGA。InSearch研究公司估計(jì)，超過半數(shù)的嵌入FPGA市場(chǎng)將最終使用Flash技術(shù)。Actel已經(jīng)開始這方面的工作，將Flash核嵌入到下一代CMOS工藝中。
軟件支持CPLD開發(fā)
Cypress 半導(dǎo)體公司宣布其新推出的通用Warp 軟件設(shè)計(jì)工具實(shí)現(xiàn)了功能擴(kuò)展，已經(jīng)具備對(duì)其最近發(fā)布的可編程串行接口(PSI)系列通信器件的支持功能。Warp6.1 對(duì)Unix 平臺(tái)的支持功能也得到了擴(kuò)展，能夠在Sun公司的Solaris8 操作系統(tǒng)上支持對(duì)Cypress Delta 39K復(fù)雜可編程邏輯器件 (CPLD)的開發(fā)。
Warp6.1目前已經(jīng)能夠支持Cypress的全系列PLD，即從簡(jiǎn)單PLD到高密度的Delta39K 系列。通過對(duì)PSI系列的支持，Warp 6.1 為集成的SERDES (并串行轉(zhuǎn)換器-串并行轉(zhuǎn)換器)和PLD解決方案提供了一個(gè)全面的設(shè)計(jì)、開發(fā)、綜合以及仿真環(huán)境。Warp軟件為設(shè)計(jì)人員提供了一種無縫可編程接口，使其能通過VHDL或Verilog 塊、文本或圖形狀態(tài)機(jī)簡(jiǎn)便地將定制IP與SERDES集成在一起。■
評(píng)論