基于LEON3處理器和Speed協(xié)處理器的復(fù)雜SoC設(shè)計實現(xiàn)*
作者：徐欣鋒 中國科學(xué)院微電子研究所專用集成電路與系統(tǒng)研究室
時間：2009-05-20
來源：電子產(chǎn)品世界
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢
3)由160個實數(shù)浮點乘法累加運算器組成40個復(fù)數(shù)乘法累加器陣列，1Mbit的雙口SRAM，8個512×32bit系數(shù)ROM，兩個直角到極坐標(biāo)轉(zhuǎn)換電路，兩個對數(shù)變換電路及其它輔助電路和控制電路。
本文引用地址：http://butianyuan.cn/article/94563.htm
圖1 Speed的內(nèi)部模塊結(jié)構(gòu)
Speed傳統(tǒng)的工作方式是通過片外FPGA輸入控制信號和待處理數(shù)據(jù)，這不僅增大了PCB板級布線、調(diào)試的工作量，而且FPGA不能用C等高級語言編程，算法改動起來不靈活。另一方面，隨著半導(dǎo)體工藝、微電子技術(shù)的發(fā)展，大規(guī)模的復(fù)雜SoC實現(xiàn)技術(shù)逐漸成熟，因此有必要將板級FPGA + Speed改進為芯片級MCU + Speed，這樣既能實現(xiàn)真正的可編程增大靈活性，又能加快用戶開發(fā)信號處理系統(tǒng)的速度。
評論