"模擬-綜合"涵蓋了幾種旨在提高工程師設計模擬電路效率的方法。
——
加入技術交流群
現(xiàn)在，半導體制造工藝的進步已使晶體管的尺寸縮小到極小，因此設計師必須考慮到設計的物理特性問題。物理綜合工具是對邏輯綜合的一種補充，物理綜合工具允許設計師規(guī)定電氣和物理參數(shù)，以指導布局布線工具。這些工具使用起來要比邏輯綜合工具困難，原因是它們需要有關電氣寄生效應和制造工藝方面的知識才能提供所需的指令。工具遵循設計師的指令工作，并在生成和調整實現(xiàn)設計的邏輯門序列時考慮到物理隱含義。大多數(shù)線寬為 180 納米及180納米以下的設計均要求采用物理綜合。物理綜合應用上的復雜性與工程師使用模擬綜合時遇到的困難類似。當一個產品要求從計算系統(tǒng)轉向通信系統(tǒng)時，設計公司的生產效率就會下降，這是因為一個設計中的模擬部分的效率不會像數(shù)字設計那樣達到很高的效率。
電子工業(yè)要持續(xù)增長，就要大大提高模擬設計的效率?；旌闲盘柶骷梢蕴峁C械系統(tǒng)與計算系統(tǒng)之間的接口，并能實現(xiàn)通信系統(tǒng)的互連。最近三年，幾家新公司瞄準了模擬綜合市場。就像任何開創(chuàng)性工作那樣，模擬綜合市場也是好壞參半，模擬綜合領域沒有提供一種統(tǒng)一的解決問題的方法。多數(shù)早期的供應商均在重新審視其營銷方式。
模擬設計與綜合
模擬設計比數(shù)字設計難度大、費時間。模擬設計師的人數(shù)也遠遠少于數(shù)字設計師，因此，隨著混合信號設計數(shù)量的增加，生產率便成了瓶頸。工程師設計模擬電路的方法是，先輸入原理圖，再利用原理圖編輯程序的特性和標示功能來確定各個元件的規(guī)模并為它們設定偏置。為了對設計進行仿真以觀測其工作特性，工程師必須研制測試臺，設定工作目標，進行仿真，必要時修改電路，然后再重復以上過程，直到達到設計目標為止。由于模擬仿真屬計算密集型，這一仿真過程所需時間比數(shù)字仿真長。工程師一旦定下某一電路，就必須把網(wǎng)表提供給布局布線和提取工具，以完成設計過程。模擬綜合工具可加快設計的仿真，優(yōu)化設計過程，節(jié)省大量的時間（參考文獻1）。模擬綜合與數(shù)字綜合迥然不同。數(shù)字綜合使用它在單元庫中找到的單元來實現(xiàn)所需功能，從而把對一個功能塊集的描述映射成一個門電路序列。每個單元庫都是某個芯片制造廠和某種工藝專用的，但這些單元都是門級電路，而不是晶體管級電路。由于設計師必須直接用晶體管和基礎無源器件來實現(xiàn)設計，所以模擬綜合沒有單元庫。模擬綜合從實現(xiàn)某一模擬功能的一個通用電路開始，例如鎖相環(huán)(PLL)、模/數(shù)變換器(ADC)、數(shù)/模變換器(DAC)或諧振器。它生成能最佳滿足設計師設定的參數(shù)和目標的實現(xiàn)程序。在這個過程中，它可能產生成百上千個電路實例。該方法的優(yōu)點是，沒有經過模擬設計培訓的設計工程師只要選擇一個模板并輸入工作要求和合適的過程參數(shù)，即可生成混合信號設計的模擬部分。如果邏輯設計師對闡述所需電路的性能的基本物理和電氣定律有所了解，這種方法很有用。而對于許多數(shù)字設計師來講，這種培訓要求他們更新電子學方面的知識。
最初推出的模擬綜合工具是一種由功能模板、試驗臺生成程序、仿真程序和評估程序組成的系統(tǒng)。評估程序可以決定結果是否達到了目標，系統(tǒng)是否需要修改某些參數(shù)并重新執(zhí)行此過程。在修改參數(shù)時，工具可以采用隨機算法，如Monte Carlo，也可以使用更精確的以先前結果為決策依據(jù)的試探性算法。市場結果產生了若干產品系列，這些產品都力圖提高模擬設計的生產率。你現(xiàn)在仍然可以找到采用這些方法來解決問題的模擬綜合產品。你可能會發(fā)現(xiàn)有些供應商銷售IP（知識產權）功能塊和工具，并使之符合你的要求。此外，你還可以使用現(xiàn)場可編程模擬陣列(FPAA)。
綜合工具
ADA（模擬設計自動化）公司用其Genius系列產品來解決模擬綜合問題。這些工具與Cadence公司、Mentor公司和 Synopsys公司的模擬設計環(huán)境相整合。在電路拓撲、試驗臺和過程模型文件給定的情況下，創(chuàng)新的Genius產品允許設計師尋求一組有可能使用的方法。這種綜合引擎利用模板庫的輸入和客戶提供的模擬仿真程序，產生能符合設計目標的結果。它使用智能系統(tǒng)算法來達到以下四個目標--局部參數(shù)、全局參數(shù)、拓撲選擇參數(shù)或完全結構綜合--之一，具體視設計師的選擇而定（參考文獻2）。該系統(tǒng)并行生成多個候選結果，并將它們保存在工程師可利用Explorer Genius來瀏覽的數(shù)據(jù)庫中。該產品采用多種方法來使結果可視化，從而便于選擇供最終驗證的候選結果。你一旦找到了結果，就可以把它保存在你的IP數(shù)據(jù)庫中。這一功能使用戶增強綜合工具使用的模板數(shù)據(jù)庫，并能使設小組和設計公司開發(fā)專用的IP數(shù)據(jù)庫。
另一家供應商Antrim設計公司修改了它的經營目標，即從行為模擬仿真供應商轉變?yōu)槟M和混合信號電路開發(fā)平臺供應商。該公司用的Aptivia開放式平臺適用于規(guī)范驅動的混合信號設計，它提供了一種分析、表征和驗證模擬和混合電路的自動化方法。設計師可以測定設計特性，生成和運行試驗臺，進行各種試驗，分析結果，然后完成對工作規(guī)范和性能規(guī)范是否可行的驗證。該工具使用 Antrim 公司的Burst Licensing仿真功能來支持分布式處理，從而可以利用處理器在網(wǎng)絡上并行地運行許多試驗臺和進行試驗。設計師既可用人工方法尋求生成的途徑，也可以使用供選擇的綜合－優(yōu)化模塊。這一引擎使用一個模板數(shù)據(jù)庫，可進行交流分析、直流分析、瞬態(tài)分析和噪聲分析，并可監(jiān)視用戶所選擇參數(shù)的測量值。你可使用 OmniSim 仿真程序來評估候選電路。用戶可為要使用的仿真程序提供激勵文件，并可獲取所得結果的最終網(wǎng)表。
與卡內基－梅?。–arnegie-Mellon）大學（匹茲堡）有著技術交往的 Neolinear 公司完成了模擬/射頻設計師所面臨的三項勞動密集型任務：通過確定與工作規(guī)范有關的合適器件的寬度、長度和m系數(shù)來制定電路拓撲的規(guī)格；把已定規(guī)模的電路拓撲轉換成物理布局；按照設計流程中的設計規(guī)則和制造工藝檢驗設計。NeoCircuit 和 NeoCircuit RF 使用用戶提供的模擬仿真程序來為模擬和射頻原理圖分別設定規(guī)模和偏置，以驗證向既定目標逼近的情況。NeoCell對所選定的電路自動布局布線。一旦完成布局設計就可以使用 NeoCircuit 或 NeoCircuit RF 來驗證所提取的帶有寄生參數(shù)值的網(wǎng)表。Neolinear 公司已經與 Cadence 公司達成一項獨家經銷協(xié)議。根據(jù)此項協(xié)議，Cadence 公司是 NeoCell 的獨家經銷商,而且Neolinear公司的所有產品都與Cadence 公司的產品整合在一起(圖1)。
只要觀察一下Neolinear 公司的m系數(shù)處理方法的一個側面，就可以對模擬綜合的復雜性有所了解。至于m系數(shù)的定義，目前尚無權威的工業(yè)標準。工藝文件通常描述用來鑒定某個器件是否合格的w參數(shù)、l 參數(shù)和 m 參數(shù)。比較常用的定義將 m 用作乘數(shù)，表示有 m 個各自獨立的并行器件。然而，實際上這種用法主要取決于設計公司以及工程師建立成套工藝開發(fā)工具（PDK）的方法。PDK包括工程師從原理圖到布局驗證所需的一切工具。它包含有器件模型、設計規(guī)則、層映射和有關布局的其它信息。許多PDK還包括電子設計自動化（EDA）供應商專有信息（如 Cadence公司的 P-單元）和布局與原理圖對比檢驗工具的提取板（如 Cadence公司的 Assura）。你可以配置Neolinear公司的各種工具，以適合你的PDK。一個設置文件可使你規(guī)定 m 是指 "并行器件數(shù)目"、"條紋寬度"，還是指"器件中指狀元件數(shù)目"。用來生成總寬度的條紋數(shù)目決定指狀元件數(shù)目。假設你希望w/l 等于 800/10。在一些成套工具中，你說 800/10和m,意指你想要 10 個器件，每個器件的w/l 為 80/10。在另一些成套工具中，同樣的輸入將會給出10 個800/10 器件，結果得到的 w/l 等于 8000/10。然而，在其他成套工具中，你可以獨立于總寬度來確定條紋寬度，因此PDK可間接計算出指狀元件的有效數(shù)目。 Neolinear 公司接受對m系數(shù)的上述所有解釋，并使用PDK中的信息來選擇PDK處理設計時必須采用的語義。NeoCircuit 設置文件實質上是設計環(huán)境中回叫功能的復制。譬如，當設計師把原理圖上FET器件的寬度增加一倍時，源極面積就翻一番。設置文件反映出這種變化。NeoCell 包括一個存儲設計規(guī)則的技術文件、用戶優(yōu)先選擇權（如，如何使器件交錯）和工藝參數(shù)。由于NeoCell文件必須包括專用工藝和專用布局布線的全部規(guī)則，所以它比NeoCircuit文件長。
模板物有所值
斯坦福大學（美國加州）成立一個叫Barcelona Design(巴塞羅那設計公司)，專門研究有關模擬設計和凸面優(yōu)化算法的交叉功能邊界的確定。它為模擬綜合提供了創(chuàng)新的經營方法。該公司提供的綜合模板可以通過互聯(lián)網(wǎng)登錄訪問。用戶可查看該公司網(wǎng)頁，選擇放大器或數(shù)據(jù)變換器等模擬電路的模板，提供其要求，選擇一個由巴塞羅那設計公司支持的芯片加工廠，并接收加工硅片所需要的所有數(shù)據(jù)。根據(jù)這種原來的經營模式，系統(tǒng)公司可以購買綜合平臺并將它安裝在自己的企業(yè)網(wǎng)上，從而生成一個專有的模擬IP開發(fā)系統(tǒng)。后來，他們又認識到，模板是很有價值的知識產權。因此，他們改變了公司的營銷策略，將公司定位為一個IP（知識產權）供應商，而不是工具的供應商。雖然大的系統(tǒng)公司仍可以經許可復制 Prado 綜合平臺，但是必須支持他們用來生成生產中所用電路的每個模板的費用。新的經營模式是對最后完成的設計進行收費。按照這種方式，巴塞羅那設計公司經濟地分享著其客戶的成功，并以傳統(tǒng) EDA 供應商所不可能采用的方式擴大它的收入潛力。由于客戶獲得有用的模擬模塊既需要知識產權又需要綜合平臺，所以該公司與傳統(tǒng)的IP公司相比還享有獨特的優(yōu)勢。該公司這個特點是又與只銷售模擬IP（知識產權）的供應商截然不同的。
巴塞羅那公司推出的最新綜合引擎系列 Miro包括新的CGS18T 工具。這種工具以TSMC 的 0.18 微米數(shù)字 CMOS 工藝為目標，為時鐘生成與同步提供靈活的、高性能PLL（鎖相環(huán)）。為了利用這一工具，工程師可使用 Prado 綜合平臺來定義鎖相環(huán)要求，規(guī)定目標工藝和電路參數(shù)（如輸入頻率和頻率倍增系數(shù)），并規(guī)定硅片面積、功耗、時鐘抖動和其他參數(shù)。用戶可以選用的條件有49個之多，其中包括工藝組合、電壓組合和溫度組合等等。然后，Prado 綜合平臺使用 Miro CGS18T 鎖相環(huán)引擎自動為每個晶體管確定長度、寬度和指狀元件的數(shù)量(巴塞羅那公司的釋義中的m系數(shù))。該引擎還可確定環(huán)路濾波器中無源元件的參數(shù)值、環(huán)狀振蕩器VCO（壓控振蕩器）中的級數(shù)、電荷泵電流以及電路的布局布線。
設計師可以探討該電路的特性（圖2），修改輸入?yún)?shù)，并繼續(xù)進行設計，直到獲得滿意的結果。你可以通過萬維網(wǎng)免費探討你的設計思想。一旦把數(shù)據(jù)下載到你的系統(tǒng)，即要付費。
現(xiàn)場可編程模擬陣列(FPAA)
Anadigm公司（摩托羅拉的一家子公司）生產了用于模擬電路開發(fā)和編程的現(xiàn)場可編程模擬陣列(FPAA)器件及軟件工具 (參見附文《現(xiàn)場可編程模擬陣列：按結構綜合》)。它提供一個可配置模擬模塊(CAM)的庫。你可以利用這一CAM庫和AnadigmDesigner2 軟件工具來實現(xiàn)一系列的模擬功能。CAM允許你在更高的抽象層工作，從而簡化了模擬電路的設計。CAM的功能包括濾波級、求和/求差級、電壓倍增級、整流器和振蕩器。所有這些功能都具有可由用戶定義的屬性。通過拖放CAM，你就可以設計和仿真一個完整的模擬系統(tǒng)，然后使用開發(fā)系統(tǒng)來為FPAA編程并測試你的設計。設計環(huán)境包括一個時域功能仿真程序，其用戶界面提供的步驟與在實驗室進行小型測試的步驟類似。AnadigmDesigner2可自動地把設計轉換成C代碼模塊，再由C代碼模塊來使微處理器控制嵌入式系統(tǒng)中的電路，從而支持FPAA現(xiàn)場重新配置。這樣，你就可以開發(fā)出實時利用系統(tǒng)資源來控制和調整模擬功能的代碼。
模擬設計是一種艱難的藝術
模擬綜合的目標是向自動生成設計的設計工具描述某些所需的電路特性或目標。為了達到預期的效果，應有各種各樣的電路類型和體系架構作為綜合的出發(fā)點，因為成功取決于預想的設計與起始模板的良好匹配。許多系統(tǒng)公司都有希望反復使用的模擬設計，而實現(xiàn)反復使用的方法無非是修改性能規(guī)范或根據(jù)新工藝重新制定設計目標。這項任務中最耗時的是仿真。目前正在使用的大多數(shù)模擬仿真程序都是20世紀 70 年代后期由美國加州大學伯克萊分校研制的不同版本的Spice 仿真程序。盡管人們做了多次嘗試，但目前仍無人能夠做出性能比 Spice好、精度與Spice相當?shù)哪M仿真程序。也有一些新型仿真程序聲稱其仿真質量已達到 Spice 水平，但仿真時間已大大縮短。例如，Nassda 公司就開發(fā)出一種 HSIM 工具，據(jù)稱仿真結果與 Spice接近，而執(zhí)行時間則明顯縮短。于是，你就可以人工重新制定設計目標，并使用諸如HSIM那樣的仿真程序來驗證你的工作。如果結果看上去有希望，再使用一種Spice 仿真程序來認證設計。如果你熟悉原始設計并理解目標工藝的要求，那你不使用模擬綜合工具也能完成這項任務。
如果你需要設計的某種模擬電路與供應商所提供的功能模板都不吻合，你必須按照老方法從頭開始進行設計。兩家新公司認為，提高模擬設計生產率的途徑是為設計師提供比現(xiàn)有工具更好的工具。Orora設計科技公司就是其中一家公司。該公司認為與數(shù)字綜合方法并駕齊驅的模擬綜合是不可能實現(xiàn)的，即使有可能，模擬設計師也決不會接受。然而，對更好的模擬設計工具的需求確實存在，而且該公司的官員認為，Orora具有開發(fā)這些工具的技術知識。Orora 公司的目標是為模擬設計師開發(fā)出創(chuàng)新的 CAD 工具，用以縮短設計周期，有助于提高設計的創(chuàng)新性，還可以大大提高生產率。目前正在開發(fā)的產品中，有一種產品可使電路設計自動化。該產品利用設計師所熟悉的模擬仿真程序或解析建模方式，或同時使用兩者來使器件/拓撲規(guī)范適配。如果你為這一工具提供一組可供選擇的拓撲，那它就可以挑選出能夠滿足設計要求的一個最佳電路或一組最佳備選電路。因為模擬設計師習慣于原理圖和圖片，所以該工具使用可視化算法來提供反饋信息。第二種產品可使人工電路分析自動化。它可推導出一些關鍵性電路性能（如噪聲系數(shù)和非線性）的解析表達式。該產品顯著縮短典型模擬電路塊的人工分析時間。這種工具具有一組假設（what-if）和靈敏度分析功能以及可視化功能。此工具適用于連續(xù)定時的模擬電路和離散定時的模擬電路。上述兩種工具均可作為一種獨立的產品來使用。Orora 公司已把這兩種產品整合到 Cadence公司和其他 EDA 供應商的設計流程中。
CiraNova是另一家專門解決模擬設計復雜性的新公司。摩爾定律使模擬設計師的日子很難過。由于每一種混合信號芯片都需要獨特的模擬電路，所以設計師承擔的模擬設計比較多。產品生命周期之所以縮短是因為數(shù)字部分促進了產品投資的回收。產品壽命周期的縮短要求設計師提供更多的模擬設計，但是模擬設計師本來就奇缺。該公司認為，模擬設計，尤其是物理設計模擬過于復雜，無法完全自動化。生成高性能的模擬布局需要布局綜合師擁有他們從不奢望的洞察力、技巧和藝術才能。然而，布局的任何替代方法都沒有解決當代模擬設計師面臨的生產率低這個根本問題。模擬設計師一直面臨著如何將編譯生產率和人工編輯質量進行折衷考慮的問題。設計師需要一組既能讓他們隨時實現(xiàn)自動化，又使他們在必要時交互控制和編輯布局的工具。CiraNova 公司正在開發(fā)一種允許互動式編譯的工具，以提高模擬物理設計的效率。
內容提要
評論