TSMC的40nm工藝已經(jīng)達(dá)到極限

　　我們已經(jīng)聽(tīng)到太多關(guān)于TSMC在其40nm工藝上提升良率的難處，在這篇文章里，我從這些消息里進(jìn)行揣測(cè)，并推斷出是什么原因阻止晶圓代工廠獲得可接受的良率。

　　最近，關(guān)于TSMC在40nm工藝的GPU生產(chǎn)過(guò)程中出現(xiàn)的超級(jí)低的良率的傳言很多，這個(gè)傳言最初的來(lái)源是FBR Capital Markets的Mehdi Hosseini寫(xiě)的一篇報(bào)告，而EE Times的編輯Mark LaPedus引用了Hosseini的說(shuō)法，“我們相信良率低到了20%到30%”。兩家圖形芯片巨頭和其他TSMC的大客戶對(duì)該情況非常不滿意，而TSMC也不得不低聲下氣的承認(rèn)了要在40nm提升良率“非常有挑戰(zhàn)性”。

　　根據(jù)這篇報(bào)告，Hosseini還推測(cè)張忠謀(Morris Chang)回歸晶圓廠參與日常工作主要是40nm工藝的低良率造成的，但其實(shí)并沒(méi)有人會(huì)懷疑蔡力行(Rick Tsai)博士在處理這種情況下的管理能力。這樣看來(lái)，這樣做最有可能的目的是消除市場(chǎng)的恐慌。

　　正如我的一個(gè)同事指出的，這是新的工藝下進(jìn)行ASIC設(shè)計(jì)時(shí)出現(xiàn)的很自然的現(xiàn)象。雖然北電(Nortel)也出現(xiàn)了這樣的事情，但如果你報(bào)廢了你四分之三的產(chǎn)品，你還怎么做生意呢?看看北電現(xiàn)在的情況吧。當(dāng)然，我只是開(kāi)個(gè)玩笑，北電的管理層不需要那么多技術(shù)問(wèn)題就能讓公司垮掉。

　　我的問(wèn)題是：“在一個(gè)工藝節(jié)點(diǎn)成熟之前，一家無(wú)晶圓公司就貿(mào)然進(jìn)入，他能獲得什么呢?”另一個(gè)消息可靠的同事說(shuō)是Nvidia的客戶逼著Nvidia采用該工藝的，他們認(rèn)為工藝節(jié)點(diǎn)的縮小將有助降低Nvidia的GPU的生產(chǎn)成本，也許今天不行但接下去一定行。當(dāng)然，這些客戶并不理會(huì)，如果Nvidia等到TSMC可以提供更高的良率時(shí)再進(jìn)入，這樣可以節(jié)約多少成本。

　　這與DigiTimes對(duì)Nvidia轉(zhuǎn)移到40nm工藝的報(bào)道不謀而合。Nvidia目前轉(zhuǎn)移到40nm的產(chǎn)品是只為OEM做的，他們自己品牌的產(chǎn)品會(huì)在遲一些的時(shí)候轉(zhuǎn)移過(guò)去。

　　但到現(xiàn)在為止還沒(méi)有人強(qiáng)調(diào)良率提升“挑戰(zhàn)”的可能的信息來(lái)源。經(jīng)過(guò)同事們的內(nèi)部投票和外部網(wǎng)絡(luò)包括LinkedIn的調(diào)查，主要的因素可以概括為下面四點(diǎn)：

• e-SiGe 源極/漏極的采用
• low-k互聯(lián)堆棧的力學(xué)穩(wěn)定性
• 粒子控制(Particle control)
• 孔柵(Via fences)

　　粒子控制一直都是一個(gè)問(wèn)題，所以那只是一個(gè)假設(shè)。我認(rèn)識(shí)的人沒(méi)有誰(shuí)能夠說(shuō)清楚內(nèi)部的信息，所以也就無(wú)從得知。類似的，沒(méi)有人確切知道TSMC是不是首次采用了e-SiGe。

　　但對(duì)TSMC 40nm工藝制造的兩款完全不同的芯片的分析顯示，在后端制造上還是不一樣的。Semiconductor Insights高級(jí)工藝分析師Xu Chang已經(jīng)徹底地分析了Altera Stratix IV和Nvidia GPU兩款40nm芯片。這兩款TSMC制造的40nm產(chǎn)品因?yàn)閼?yīng)用的不同有細(xì)微的差別。Altera PFGA采用寬松的設(shè)計(jì)規(guī)范，采用更大的門(mén)長(zhǎng)度和更厚的門(mén)氧化物。然而，該裸片體積差不多是GPU的三倍(大概400平方毫米)，這增加了消除粒子失效的機(jī)會(huì)。更小的GPU設(shè)計(jì)性能更高，但結(jié)果是必須承受低良率的可能性。