新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 臺積電40nm制程良率再遇麻煩,一度降至40%

臺積電40nm制程良率再遇麻煩,一度降至40%

作者: 時間:2009-11-02 來源:fudzilla 收藏

  最近似乎又遇到了麻煩,據(jù)公司的主席張忠謀稱,10月初開始該公司制程的良率降至40%左右,公司計劃于年底前解決 這次良率下降的問題。由于這次良率下降事件發(fā)生的時間段與AMD HD5800/5700系列以及Nvidia Fermi架構顯卡上市熱賣的時間段重合,因此預計市場上的有關顯卡產品的供貨可能會受到一定的影響。

本文引用地址:http://butianyuan.cn/article/99432.htm

  近幾個月以來有關的負面新聞一直不絕于耳,在7月份的2009股東會議上,臺積電主席張忠謀曾透露稱其40nm制程的良率相比二季度已經有較大的提升,他還透露今年二季度,臺積電的40nm只有20-30%左右。

  在最近舉行的10月份股東會議上,臺積電CFO Lora Ho表示:“由于市場對40nm/65nm制程技術的強勁需求,臺積電2009年的資本性支出進一步增加到27億美元左右。”今年第四季度,臺積電在制造設備方面的投資額將達到13.4億美元左右,比上一季度的9.71億美元和二季度的2.24億美元均有增長。



評論


相關推薦

技術專區(qū)

關閉