- 隨著信號處理技術及集成電路制造工藝的不斷發(fā)展，全數(shù)字化SPWM(正弦脈寬調制)算法在調速領域越來越受到青睞。實現(xiàn)SPWM控制算法的方法很多，其中模擬比較法因電路復雜、且不易與數(shù)字系統(tǒng)連接而很少采用;傳統(tǒng)的微處理器因不能滿足電機控制所要求的較高采樣頻率(≥1 kHz)而逐漸被高性能的DSP硬件系統(tǒng)所取代，但該系統(tǒng)成本高、設計復雜。與傳統(tǒng)方法相比，在現(xiàn)場可編程邏輯器件FPGA上產生一種新的SPWM控制算法，具有成本低、研發(fā)周期短、執(zhí)行速度高、可擴展能力強等優(yōu)點。該技術進一步推動了變頻調速技術的發(fā)展。
- 關鍵字：
Verilog HDL SPWM FPGA
- 本文是根據FPGA技術牛人歷年來的經驗所總結出來的關于FPGA開發(fā)基本流程及注意事項基本介紹，希望給初學者丁點幫助。眾所周知，F(xiàn)PGA是可編程芯片，因此FPGA的設計方法包括硬件設計和軟件設計兩部分。硬件包括FPGA芯片電路、 存儲器、輸入輸出接口電路以及其他設備，軟件即是相應的HDL程序以及嵌入式C程序。
- 關鍵字：
FPGA 嵌入式 SOC HDL
- 由于Verilog HDL和 VHDL 行為描述用于綜合的歷史還只有短短的幾年，可綜合風格的Verilog HDL 和VHDL的語法只是它們各自語言的一個子集。又由于HDL的可綜合性研究近年來非?；钴S，可綜合子集的國際標準目前尚未最后形
- 關鍵字：
Verilog HDL 進階 代碼
- 函數(shù)的目的是返回一個用于表達式的值。
1．函數(shù)定義語法function 返回值的類型或范圍> (函數(shù)名);
端口說明語句>
變量類型說明語句> begin
語句>
...
end
endfunction 請注
- 關鍵字：
function Verilog HDL 函數(shù)
- 如果傳給任務的變量值和任務完成后接收結果的變量已定義，就可以用一條語句啟動任務。任務完成以后控制就傳回啟動過程。如任務內部有定時控制，則啟動的時間可以與控制返回的時間不同。任務可以啟動其他的任務，其他
- 關鍵字：
Verilog TASK HDL
- task和function說明語句的區(qū)別task和function說明語句分別用來定義任務和函數(shù)。利用任務和函數(shù)可以把一個很大的程序模塊分解成許多較小的任務和函數(shù)便于理解和調試。輸入、輸出和總線信號的值可以傳入或傳出任務和函
- 關鍵字：
function Verilog task HDL
- 實例的內容及目標1.實例的主要內容本節(jié)通過Verilog HDL語言編寫一個具有“百分秒、秒、分”計時功能的數(shù)字跑表，可以實現(xiàn)一個小時以內精確至百分之一秒的計時。數(shù)字跑表的顯示可以通過編寫數(shù)碼管顯示程序來
- 關鍵字：
verilog HDL 基礎教程 實例
- 在Verilog HDL語言中，時序邏輯電路使用always語句塊來實現(xiàn)。例如，實現(xiàn)一個帶有異步復位信號的D觸發(fā)器如下。例1：帶異步復位的D觸發(fā)器1。wire Din;wire clock,rst;reg Dout;always @ （posedge clock or negedge rs
- 關鍵字：
Verilog HDL 基礎教程 時序邏輯電路
- Verilog HDL的歷史和進展 1.什么是Verilog HDLVerilog HDL是硬件描述語言的一種，用于數(shù)字電子系統(tǒng)設計。它允許設計者用它來進行各種級別的邏輯設計，可以用它進行數(shù)字邏輯系統(tǒng)的仿真驗證、時序分析、邏輯綜合。它是
- 關鍵字：
Verilog HDL 基礎
- 非阻塞賦值和阻塞賦值在Verilog HDL語言中，信號有兩種賦值方式：非阻塞(Non_Blocking)賦值方式和阻塞(Blocking)賦值方式。(1)非阻塞賦值方式。典型語句：b = a;① 塊結束后才完成賦值操作。② b的值并不是立刻就改
- 關鍵字：
Verilog HDL 基礎教程
- 常用數(shù)據類型Verilog HDL中總共有19種數(shù)據類型，數(shù)據類型是用來表示數(shù)字電路硬件中的數(shù)據儲存和傳送元素的。在本書中，我們先只介紹4個最基本的數(shù)據類型，它們分別是：reg型，wire型，integer型和parameter型。其他
- 關鍵字：
Verilog HDL 基礎教程 數(shù)據類型
- 實例的內容及目標 1.實例的主要訓練內容本實例通過Verilog HDL語言設計一個簡易的交通等控制器，實現(xiàn)一個具有兩個方向、共8個燈并具有時間倒計時功能的交通燈功能。2.實例目標通過本實例，讀者應達到下面的目標。掌握
- 關鍵字：
Verilog HDL 基礎教程 實例
- Verilog HDL是一種用于數(shù)字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言，也是一種結構描述的語言。也就是說，既可以用電路的功能描述，也可
- 關鍵字：
Verilog HDL 基礎 程序
- 實例的內容及目標1.實例的主要內容本實例通過Verilog編程實現(xiàn)在紅色颶風II代Xilinx開發(fā)板上面實現(xiàn)對鍵盤、LCD、RS-232等接口或者器件進行控制，將有鍵盤輸入的數(shù)據在LCD上面顯示出來，或者通過RS-232在PC機上的超級
- 關鍵字：
Verilog HDL PS 基礎教程
- 數(shù)字邏輯電路分為兩種，分別是組合邏輯與時序邏輯。(1)組合邏輯：輸出只是當前輸入邏輯電平的函數(shù)(有延時)，與電路的原始狀態(tài)無關的邏輯電路。也就是說，當輸入信號中的任何一個發(fā)生變化時，輸出都有可能會根據其變化
- 關鍵字：
Verilog HDL 基礎教程 組合邏輯電路
(hdl)介紹
您好，目前還沒有人創(chuàng)建詞條(hdl)!
歡迎您創(chuàng)建該詞條，闡述對(hdl)的理解，并與今后在此搜索(hdl)的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
