(hdl) 文章進(jìn)入(hdl)技術(shù)社區(qū)

基于Verilog HDL的異步FIFO設(shè)計(jì)與實(shí)現(xiàn)

　　在現(xiàn)代IC設(shè)計(jì)中，特別是在模塊與外圍芯片的通信設(shè)計(jì)中，多時(shí)鐘域的情況不可避免。當(dāng)數(shù)據(jù)從一個(gè)時(shí)鐘域傳遞到另一個(gè)域，并且目標(biāo)時(shí)鐘域與源時(shí)鐘域不相關(guān)時(shí)，這些域中的動(dòng)作是不相關(guān)的，從而消除了同步操作的可能性，并使系統(tǒng)重復(fù)地進(jìn)入亞穩(wěn)定狀態(tài)[1]。在有大量的數(shù)據(jù)需要進(jìn)行跨時(shí)鐘域傳輸且對(duì)數(shù)據(jù)傳輸速度要求比較高的場合，異步FIFO是一種簡單、快捷的解決方案。　　異步FIFO用一種時(shí)鐘寫入數(shù)據(jù)，而用另外一種時(shí)鐘讀出數(shù)據(jù)。讀寫指針的變化動(dòng)作由不同的時(shí)鐘產(chǎn)生。因此，對(duì)FIFO空或滿的判斷是跨時(shí)鐘域的。如何根據(jù)異步的指針
關(guān)鍵字： FIFO 異步 Verilog HDL IC 亞穩(wěn)態(tài)

一.可移植性編碼 1．只使用IEEE標(biāo)準(zhǔn)類型（VHDL）：（1）使用STD_LOGIC類型,而不是STD_ULOGIC類型；(2)設(shè)計(jì)中不要?jiǎng)?chuàng)建過多的的子類型；（3）不要使用BIT和BIT_VECTOR類型。 2．不使用立即數(shù)：在設(shè)計(jì)中，不要使用立即數(shù)（但作為例外，可使用0和1），推薦使用常量。使用常量有以下優(yōu)點(diǎn)：（1）常量對(duì)于一個(gè)設(shè)計(jì)具有更多的靈活性；（2）常量值只需要在一個(gè)地方修改；（3）編譯器可能只支持常量類型，不支持立即數(shù)。 3．對(duì)于VHDL程序，把常數(shù)和參數(shù)定義在由1個(gè)或多個(gè)文件組成的程序
關(guān)鍵字： HDL 設(shè)計(jì) 可編程

　　1.引言　　隨著集成電路復(fù)雜度越來越高，測試開銷在電路和系統(tǒng)總開銷中所占的比例不斷上升，測試方法的研究顯得非常突出。目前在測試源的劃分上可以采用內(nèi)建自測試或片外測試。內(nèi)建自測試把測試源和被測電路都集成在芯片的內(nèi)部，對(duì)于目前SOC級(jí)的芯片測試如果采用內(nèi)建自測試則付出的硬件面積開銷則是很大的，同時(shí)也增加了芯片設(shè)計(jì)的難度：因此片外測試便成為目前被普遍看好的方法。由于FPGA具有可重構(gòu)的靈活性，利用FPGA來作為測試源實(shí)現(xiàn)片外測試就是一種非常有效的手段。　　由于偽隨機(jī)模式測試只需要有限個(gè)數(shù)的輸入向量便
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 序列生成器 Verilog HDL MCU和嵌入式微處理器

摘要：本論文介紹視頻編解碼IP核在SOPC中的設(shè)計(jì)，用Verliog HDL實(shí)現(xiàn)其各個(gè)功能子模塊，全部調(diào)試仿真通過合并成一個(gè)模塊，實(shí)現(xiàn)了視頻信號(hào)的采集，分配，存儲(chǔ)以及色度空間的轉(zhuǎn)換。整個(gè)模塊都通過仿真實(shí)現(xiàn)與驗(yàn)證，很好的達(dá)到了系統(tǒng)的要求。關(guān)鍵字：SOPC；視頻編解碼；IP核；Verilog HDL 引言基于Nios II軟核的SOPC是Altera公司提出的片上可編程系統(tǒng)解決方案，它將CPU、存儲(chǔ)器、I/O接口、DSP模塊以及鎖相環(huán)的系統(tǒng)設(shè)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) SOPC 頻編解碼 SOPC 視頻編解碼 IP核 Verilog HDL

引言：數(shù)字濾波器是語音與圖像處理、模式識(shí)別、雷達(dá)信號(hào)處理、頻譜分析等應(yīng)用中的一種基本的處理部件，它能滿足波器對(duì)幅度和相位特性的嚴(yán)格要求，避免模擬濾波器所無法克服的電壓漂移、溫度漂移和噪聲等問題。有限沖激響應(yīng)(FIR)濾波器能在設(shè)計(jì)任意幅頻特性的同時(shí)保證嚴(yán)格的線性相位特性。　　一、FIR數(shù)字濾波器　　FIR濾波器用當(dāng)前和過去輸入樣值的加權(quán)和來形成它的輸出，如下所示的前饋差分方程所描述的。　　FIR濾波器又稱為移動(dòng)均值濾波器，因?yàn)槿魏螘r(shí)間點(diǎn)的輸出均依賴于包含有最新的M個(gè)輸入樣值的一個(gè)窗。
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Verilog HDL FIR 數(shù)字濾波器嵌入式

第一部分：說明 1.準(zhǔn)則的重要程度分三個(gè)層次：　　好的經(jīng)驗(yàn) -- 表明這條規(guī)則是一般情況下比較好的經(jīng)驗(yàn)，在大多數(shù)的情況下要遵循,在特殊情況下可以突破這一規(guī)則。　　推薦 -- 推薦這一規(guī)則，在遵循這一規(guī)則的條件下，一般不會(huì)出現(xiàn)問題；　　強(qiáng)烈推薦 -- 表示嚴(yán)格規(guī)定，除非出現(xiàn)特別特殊的情況，否則要嚴(yán)格遵守。　 2．斜體部分一般表明不按照規(guī)則執(zhí)行，會(huì)出現(xiàn)的問題和現(xiàn)象，或一些相關(guān)注釋。　 3．版本及修訂工作　　　姓名徐欣，孫廣富　　修訂規(guī)范的最初發(fā)布　　日期 2002-6-30
關(guān)鍵字： HDL 編碼風(fēng)格編碼指南嵌入式