首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> (synopsys)

Synopsys擴(kuò)展VMM方法以實(shí)現(xiàn)更高功能性驗(yàn)證的生產(chǎn)效率

  • 　Synopsys宣布應(yīng)用其擴(kuò)展的業(yè)界領(lǐng)先的VMM方法，幫助產(chǎn)品開發(fā)團(tuán)隊(duì)更有效地定義、測(cè)量并實(shí)現(xiàn)他們的驗(yàn)證目標(biāo)。新一代VMM解決方案可通過三個(gè)新的部分實(shí)現(xiàn)更高的驗(yàn)證生產(chǎn)效率，即VMM Planner、VMM Applications和VMM Automation。VMM Planner有助于經(jīng)理們系統(tǒng)地計(jì)劃和跟蹤驗(yàn)證進(jìn)展，提高驗(yàn)證的可視性和可預(yù)測(cè)性；VMM Applications有助于架構(gòu)師迅速構(gòu)建有效的驗(yàn)證環(huán)境，縮短測(cè)試工作臺(tái)的創(chuàng)建時(shí)間；VMM&nbs
  • 關(guān)鍵字： Synopsys  VMM方法  單片機(jī)  嵌入式系統(tǒng)  生產(chǎn)效率  

Synopsys公司Design Compiler拓樸繪圖技術(shù)助ST加速ASIC設(shè)計(jì)

  • 　　Synopsys宣布意法半導(dǎo)體在其90nm和65nm 的ASIC設(shè)計(jì)流程中，應(yīng)用Design Compiler拓樸繪圖技術(shù)，縮短了整個(gè)設(shè)計(jì)時(shí)間。意法半導(dǎo)體在其ASIC方法集中應(yīng)用Design Compiler拓樸繪圖技術(shù)，從而消除了設(shè)計(jì)的反復(fù)(Iteration)，實(shí)現(xiàn)了內(nèi)部設(shè)計(jì)團(tuán)隊(duì)和外部客戶整個(gè)設(shè)計(jì)環(huán)節(jié)工作的順暢。 　　在ASIC模式下，設(shè)計(jì)能否按計(jì)劃完成，在很多程度上取決于設(shè)計(jì)收斂完成前，網(wǎng)表在客戶與ASIC供應(yīng)商間反復(fù)時(shí)間的縮短。Design Compil
  • 關(guān)鍵字： ASIC設(shè)計(jì)  Compiler拓樸繪圖技術(shù)  Design  ST  Synopsys  單片機(jī)  嵌入式系統(tǒng)  EDA  IC設(shè)計(jì)  

瑞薩科技采用Synopsys VCS解決方案和VMM方法論

  • Synopsys的SystemVerilog解決方案被用于驗(yàn)證針對(duì)網(wǎng)絡(luò)、外設(shè)和消費(fèi)應(yīng)用的下一代 片上互連架構(gòu) 全球電子設(shè)計(jì)自動(dòng)化軟件工具（EDA）領(lǐng)導(dǎo)廠商Synopsys（Nasdaq: SNPS）近日宣布，全球領(lǐng)先的移動(dòng)、汽車和PC/音頻視頻半導(dǎo)體系統(tǒng)解決方案供應(yīng)商—瑞薩科技采用其VCS®的功能驗(yàn)證解決方案，開發(fā)復(fù)雜的芯片上系統(tǒng)（SoC），并選定了VMM方法集，即《Verification Methodology Manual (VMM) for
  • 關(guān)鍵字： Synopsys  VCS解決方案  VMM方法論  單片機(jī)  工業(yè)控制  嵌入式系統(tǒng)  瑞薩科技  工業(yè)控制  

Synopsys公司發(fā)布DFM新系列產(chǎn)品

  • 解決45納米及以下工藝相關(guān)變異問題 創(chuàng)新的工藝識(shí)別DFM系列產(chǎn)品有助于設(shè)計(jì)者減少工藝變異的影響， 改善先進(jìn)半導(dǎo)體的制造設(shè)計(jì) 全球領(lǐng)先的電子設(shè)計(jì)自動(dòng)化（EDA）軟件工具領(lǐng)導(dǎo)廠商Synopsys推出了具備工藝識(shí)別功能的可制造性設(shè)計(jì)(DFM)新系列產(chǎn)品PA－DFM，用于分析45納米及以下工藝定制/模擬設(shè)計(jì)階段的工藝變異的影響。隨著工藝尺寸的日益減小，先進(jìn)硅技術(shù)將引起更多如應(yīng)力工程的變異問題，這將越來越影響電路的性能。Synopsys PA-DFM系列的核心產(chǎn)品Seismos 和 P
  • 關(guān)鍵字： DFM  Synopsys  通訊  網(wǎng)絡(luò)  無線  

威捷采用Synopsys IC Compiler進(jìn)行90納米設(shè)計(jì)

  • 易于移植、強(qiáng)有力的技術(shù)發(fā)展路線圖等優(yōu)勢(shì)使其在競(jìng)爭(zhēng)中脫穎而出 全球電子設(shè)計(jì)自動(dòng)化軟件工具（EDA）領(lǐng)導(dǎo)廠商Synopsys（Nasdaq: SNPS）近日宣布，美國(guó)威捷半導(dǎo)體公司（Silicon Optix）采用Synopsys IC Compiler下一代布局布線解決方案，設(shè)計(jì)其高性能視頻處理器。長(zhǎng)期以來，威捷半導(dǎo)體一直是Synopsys布局布線技術(shù)的用戶。為了轉(zhuǎn)向90納米工藝，威捷半導(dǎo)體評(píng)估了市場(chǎng)上所有的解決方案，并最終選定了IC Compiler，這是
  • 關(guān)鍵字： 90納米設(shè)計(jì)  Compiler  IC  Synopsys  單片機(jī)  嵌入式系統(tǒng)  威捷半導(dǎo)體  

Synopsys與聯(lián)華電子合作以低功耗和DFT功能加強(qiáng)90納米參考流程

  • Synopsys與聯(lián)華電子合作，以低功耗和DFT功能加強(qiáng)90納米參考流程 針對(duì)聯(lián)華電子的90納米工藝，Synopsys的 Galaxy®設(shè)計(jì)平臺(tái)業(yè)已通過多電壓 （Multi-Vdd）功能的實(shí)戰(zhàn)驗(yàn)證  全球電子設(shè)計(jì)自動(dòng)化軟件工具（EDA）領(lǐng)導(dǎo)廠商Synopsys（Nasdaq: SNPS）與世界半導(dǎo)體晶圓專工領(lǐng)導(dǎo)者臺(tái)灣聯(lián)華電子共同宣布，雙方合作以Synopsys的Galaxy™ 設(shè)計(jì)解決方案平臺(tái)為基礎(chǔ)，針對(duì)聯(lián)華電子的90納米工藝，在參考設(shè)計(jì)流程中增
  • 關(guān)鍵字： 90納米  DFT  Synopsys  參考流程  單片機(jī)  低功耗  合作  聯(lián)華電子  嵌入式系統(tǒng)  

華虹NEC與Synopsys攜手開發(fā)參考設(shè)計(jì)流程2.0

  • 華虹NEC選擇Synopsys作為其首選EDA供應(yīng)商  全球領(lǐng)先的電子設(shè)計(jì)自動(dòng)化（EDA）軟件工具領(lǐng)導(dǎo)廠商Synopsys 與中國(guó)最先進(jìn)的集成電路制造商之一上海華虹NEC電子有限公司今日宣布，雙方將攜手開發(fā)應(yīng)用于華虹NEC 0.18微米工藝的參考設(shè)計(jì)流程 2.0。華虹NEC選擇Synopsys作為其首選EDA供應(yīng)商后，將充分利用Synopsys Professional Services開發(fā)基于Synopsys Galaxy™
  • 關(guān)鍵字： Synopsys  參考設(shè)計(jì)流程  測(cè)量  測(cè)試  單片機(jī)  華虹NEC  嵌入式系統(tǒng)  

Tensilica實(shí)現(xiàn)對(duì)Synopsys和Cadence支持

  • TensilicaÒ宣布增加了自動(dòng)可配置處理器內(nèi)核的設(shè)計(jì)方法學(xué)以面對(duì)90納米工藝下普通集成電路設(shè)計(jì)的挑戰(zhàn)。這些增加支持Cadence和Synosys工具的最新能力，包括自動(dòng)生成物理設(shè)計(jì)流程腳本，自動(dòng)輸入用戶定義的功耗結(jié)構(gòu)以及支持串繞分析。 Tensilica利用Synopsys的Power Compiler™的低功耗優(yōu)化能力，同時(shí)在Xtensa LX內(nèi)核和所有設(shè)計(jì)者自定義的擴(kuò)展功能中自動(dòng)的插入精細(xì)度時(shí)鐘門控，從而降低動(dòng)態(tài)功耗。新自動(dòng)生成的Xtensa布線腳本可
  • 關(guān)鍵字： Cadence  Synopsys  Tensilica  支持  

在設(shè)計(jì)過程早期發(fā)現(xiàn)并解決問題

  • 在設(shè)計(jì)過程早期發(fā)現(xiàn)并解決問題 在電路和系統(tǒng)設(shè)計(jì)中，需要昂貴的驗(yàn)證周期這一點(diǎn)證明電子設(shè)計(jì)師和 EDA 供應(yīng)商也都是不免要犯錯(cuò)的，所以最好使用能避免大多數(shù)錯(cuò)誤的工具和方法?！　∫?點(diǎn)　　●  制造能力與工程生產(chǎn)率之間的差距繼續(xù)在加大?！　　?nbsp; 現(xiàn)在不存在標(biāo)準(zhǔn)的驗(yàn)證方法?！　　?nbsp; 形式證明可減小設(shè)計(jì)師對(duì)功能驗(yàn)證的依賴性?！　　?nbsp; 由于深亞微米加工存在許多電子物理學(xué)問題，電路驗(yàn)證的重要性正在增加?！　≡O(shè)計(jì)驗(yàn)證需要每個(gè)設(shè)計(jì)小組花費(fèi)大量的時(shí)間和資源。設(shè)計(jì)驗(yàn)證費(fèi)用與設(shè)計(jì)的規(guī)模和
  • 關(guān)鍵字： Synopsys  公司  

Synopsys支持國(guó)家集成電路人才培養(yǎng)基地講學(xué)活動(dòng)

  • 國(guó)家集成電路人才培養(yǎng)基地首期先進(jìn)課程講學(xué)活動(dòng)于近期在杭州舉行。此次活動(dòng)邀請(qǐng)來自美國(guó)頂級(jí)高等院校的8位集成電路方面的權(quán)威教授，向17所國(guó)內(nèi)高校的教師及特邀人員講授了集成電路領(lǐng)域最先進(jìn)的技術(shù)和最新的分析研究方法。此次活動(dòng)得到了Synopsys公司的大力支持，幫助邀請(qǐng)并組織了這8位權(quán)威教授來華講學(xué)。通過此次合作，Synopsys為中國(guó)培養(yǎng)集成電路人才提供了多方面的支持，也是Synopsys與中國(guó)戰(zhàn)略伙伴之間開展長(zhǎng)期合作的一個(gè)延續(xù)。www.synopsys.com
  • 關(guān)鍵字： Synopsys  

IPCore采用Synopsys解決方案作為首選設(shè)計(jì)流程

  • Synopsys公司宣布已與智芯科技公司(IPCore)簽署了一項(xiàng)協(xié)議，IPCore將采用Synopsys的Galaxy設(shè)計(jì)平臺(tái)、Discovery驗(yàn)證平臺(tái)和廣泛的DesignWare IP產(chǎn)品系列作為其首選的內(nèi)部設(shè)計(jì)流程。通過此次兩家公司的合作，將為130nm及以下的流片工藝開發(fā)出全面的深亞微米級(jí)設(shè)計(jì)流程。同時(shí)，根據(jù)協(xié)議內(nèi)容， Synopsys 專業(yè)化服務(wù)部也將通過有選擇性地在轉(zhuǎn)包合同基礎(chǔ)上與IPCore進(jìn)行合作，從而拓展自身在中國(guó)的業(yè)務(wù)提供能力。www.synopsys.com
  • 關(guān)鍵字： Synopsys  

Synopsys擴(kuò)建上海研發(fā)中心 高度關(guān)注中國(guó)市場(chǎng)

  • 3月下旬，全球領(lǐng)先的EDA軟件提供商Synopsys宣布啟用擴(kuò)建后的上海研發(fā)中心，該中心擁有200多名銷售、研發(fā)和技術(shù)支持人員。上海研發(fā)中心已經(jīng)成為Synopsys在海外最大的研發(fā)中心，它將與位于美國(guó)總部的研發(fā)中心一起，為全世界的IC設(shè)計(jì)者開發(fā)新一代的設(shè)計(jì)工具，并不斷為中國(guó)的半導(dǎo)體產(chǎn)業(yè)提供深入支持。目前，Synopsys與中國(guó)科學(xué)院及國(guó)內(nèi)知名高校建立了戰(zhàn)略合作關(guān)系，包括與中國(guó)科學(xué)院共建先進(jìn)的SoC設(shè)計(jì)聯(lián)合實(shí)驗(yàn)室，以及支持國(guó)家集成電路設(shè)計(jì)產(chǎn)業(yè)化基地孵化器建設(shè)項(xiàng)目等。此外，中芯國(guó)際（SMIC）也表示，把中芯國(guó)
  • 關(guān)鍵字： Synopsys  

Synopsys推出新版DFT編譯器和TetraMAX ATPG工具

  • Synopsys公司為其Galaxy測(cè)試解決方案推出DFT編譯器和自動(dòng)測(cè)試模式生成工具TetraMAX。其中DFT的快速掃描綜合技術(shù)和標(biāo)準(zhǔn)測(cè)試DRC引擎可加速掃描插入與測(cè)試設(shè)計(jì)規(guī)則檢查，從而使設(shè)計(jì)人員在短時(shí)間內(nèi)完成測(cè)試性設(shè)計(jì)。而改進(jìn)的TetraMAX ATPG算法將有助于數(shù)百萬門設(shè)計(jì)中優(yōu)化壓縮的模式生成。www.synopsys.com
  • 關(guān)鍵字： Synopsys  存儲(chǔ)器  

聯(lián)電與Synopsys合作開發(fā)0.13mm參考設(shè)計(jì)流程

  • 新思科技(Synopsys)與聯(lián)電宣布針對(duì)聯(lián)電0.13mm工藝及新思的Galaxy平臺(tái)開發(fā)出參考設(shè)計(jì)流程。該流程使用了新思的Design Compilera、DFT Compilera、VCS、Formality、Physical Compilera、Astroa、PrimeTimea、Star-RCXTa、以及HerculesaPVS等工具，以協(xié)助客戶面對(duì)深亞微米工藝所帶來的挑戰(zhàn)。www.synopsys.com
  • 關(guān)鍵字： Synopsys  

中國(guó)科學(xué)院EDA中心獲得Synopsys和SUN公司的EDA工具

  • 為幫助中國(guó)科學(xué)院培養(yǎng)出能夠掌握最先進(jìn)IC設(shè)計(jì)軟件和硬件平臺(tái)的高級(jí)人才，從而推動(dòng)中國(guó)IC產(chǎn)業(yè)的發(fā)展，Synopsys與SUN公司聯(lián)手，通過美國(guó)Charles Babbage基金會(huì)向中國(guó)科學(xué)院EDA中心贈(zèng)予20套IC設(shè)計(jì)全流程EDA工具軟件、20臺(tái)工作站和1臺(tái)服務(wù)器。作為對(duì)中國(guó)市場(chǎng)長(zhǎng)期承諾的一部分，Synopsys公司一直致力于幫助中國(guó)加快IC產(chǎn)業(yè)，特別是IC設(shè)計(jì)業(yè)的成長(zhǎng)。在此次合作中，Synopsys除了上述捐贈(zèng)活動(dòng)外，還將提供相應(yīng)的技術(shù)培訓(xùn)與咨詢服務(wù)。該中心的IC設(shè)計(jì)開發(fā)人員在應(yīng)用Synopsys最先進(jìn)工
  • 關(guān)鍵字： Synopsys  EDA  IC設(shè)計(jì)  
共171條 11/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473