“設(shè)計(jì) 文章進(jìn)入“設(shè)計(jì)技術(shù)社區(qū)

智能家居無(wú)線報(bào)警系統(tǒng)設(shè)計(jì)

隨著電子信息技術(shù)和計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)的發(fā)展，實(shí)現(xiàn)家居信息化、網(wǎng)絡(luò)化是當(dāng)前智能家居系統(tǒng)發(fā)展的新趨勢(shì)。報(bào)警系統(tǒng)作為智能家居系統(tǒng)的一個(gè)重要組成部分，其性能的好壞直接關(guān)系到整個(gè)智能家居系統(tǒng)的優(yōu)劣。把無(wú)線網(wǎng)絡(luò)技術(shù)應(yīng)用到家居報(bào)警系統(tǒng)中，通過(guò)各種傳感器實(shí)時(shí)采集家居的環(huán)境信息，通過(guò)無(wú)線的方式將信息傳輸給家居控制中心，能夠彌補(bǔ)有線設(shè)備的缺陷，具有價(jià)廉、可靠性高、等優(yōu)點(diǎn)。筆者根據(jù)無(wú)線網(wǎng)絡(luò)技術(shù)和智能家居的特點(diǎn)，設(shè)計(jì)了一種基于無(wú)線網(wǎng)絡(luò)技術(shù)的家居無(wú)線報(bào)警系統(tǒng)。該無(wú)線報(bào)警系統(tǒng)可以對(duì)整個(gè)家居的安全環(huán)境進(jìn)行實(shí)時(shí)監(jiān)控。監(jiān)控的范圍包括室內(nèi)防盜、
關(guān)鍵字：設(shè)計(jì) 報(bào)警系統(tǒng) 無(wú)線智能家居

基于USB接口和DSP的飛機(jī)防滑剎車測(cè)試系統(tǒng)設(shè)計(jì)

提出了以DSP為控制核心，采用USB通信設(shè)計(jì)的飛機(jī)防滑剎車測(cè)試系統(tǒng)。分析了飛機(jī)防滑剎車測(cè)試系統(tǒng)的組成，并介紹了測(cè)試系統(tǒng)主要硬件電路設(shè)計(jì)和系統(tǒng)上下位機(jī)軟件設(shè)計(jì)。
關(guān)鍵字：剎車測(cè)試系統(tǒng) 設(shè)計(jì) 防滑飛機(jī) USB 接口 DSP 基于

異步DSP核心設(shè)計(jì):更低功耗,更高性能

目前，處理器性能的主要衡量指標(biāo)是時(shí)鐘頻率。絕大多數(shù)的集成電路 (IC) 設(shè)計(jì)都基于同步架構(gòu)，而同步架構(gòu)都采用全球一致的時(shí)鐘。這種架構(gòu)非常普及，許多人認(rèn)為它也是數(shù)字電路設(shè)計(jì)的唯一途徑。然而，有一種截然不同的設(shè)計(jì)技術(shù)即將走上前臺(tái)：異步設(shè)計(jì)。
這一新技術(shù)的主要推動(dòng)力來(lái)自硅技術(shù)的發(fā)展?fàn)顩r。隨著硅產(chǎn)品的結(jié)構(gòu)縮小到 90 納米以內(nèi)，降低功耗就已成為首要事務(wù)。異步設(shè)計(jì)具有功耗低、電路更可靠等優(yōu)點(diǎn)，被看作是滿足這一需要的途徑。

異步技術(shù)由于諸多原因曾經(jīng)備受冷落，其中最重要的是缺乏標(biāo)準(zhǔn)化的
關(guān)鍵字：功耗高性能設(shè)計(jì) 核心 DSP 異步

Cadence為TSMC提供高級(jí)可制造性設(shè)計(jì)(DFM)解決方案

　　Cadence設(shè)計(jì)系統(tǒng)公司宣布其多種領(lǐng)先技術(shù)已經(jīng)納入TSMC參考流程9.0版本中。這些可靠的能力幫助設(shè)計(jì)師使其產(chǎn)品更快地投入量產(chǎn)，提供了自動(dòng)化的、前端到后端的流程，實(shí)現(xiàn)高良品率、省電型設(shè)計(jì)，面向晶圓廠的40納米生產(chǎn)工藝。　　Cadence已經(jīng)在多代的工藝技術(shù)中與TSMC合作，開發(fā)參考流程，提供低功耗設(shè)計(jì)能力和高級(jí)DFM方法學(xué)。通過(guò)參考流程9.0，Cadence將這些性能拓展到該晶圓廠的40納米工藝節(jié)點(diǎn)，使用光刻物理分析和強(qiáng)化的統(tǒng)計(jì)靜態(tài)時(shí)序分析能力，此外一直追隨TSMC參考流程的Cadence已經(jīng)支
關(guān)鍵字： Cadence 晶圓設(shè)計(jì) DFM 低功耗

ISO／IEG18000-6B標(biāo)簽邏輯電路低面積設(shè)計(jì)

射頻識(shí)別技術(shù)(RFID)是利用射頻方式進(jìn)行遠(yuǎn)距離通信以達(dá)到物品識(shí)別的目的，可以用來(lái)追蹤和管理幾乎所有物理對(duì)象。RFID系統(tǒng)一般包括閱讀器和標(biāo)簽兩個(gè)部分，按照這兩部分通信頻率的不同，系統(tǒng)分為低頻(135 kHz以下)、高頻(13.56 MHz)、超高頻UHF(860～960 MHz)和微波(2.4 GHz以上)頻段幾大類。ISO／IEC 18000是基于物品管理的射頻識(shí)別的國(guó)際標(biāo)準(zhǔn)，按工作頻率分為7部分，其中第6部分規(guī)定的UHF頻段因?yàn)檫m合遠(yuǎn)距離識(shí)別并且對(duì)環(huán)境影響較小而成為目前RFID產(chǎn)品發(fā)展的熱點(diǎn)。以下簡(jiǎn)
關(guān)鍵字：面積設(shè)計(jì) 電路邏輯 IEG18000-6B 標(biāo)簽 ISO

基于DSP Builder的14階FIR濾波器的設(shè)計(jì)

數(shù)字濾波器在數(shù)字信號(hào)處理的各種應(yīng)用中發(fā)揮著十分重要的作用，他是通過(guò)對(duì)采樣數(shù)據(jù)信號(hào)進(jìn)行數(shù)學(xué)運(yùn)算處理來(lái)達(dá)到頻域?yàn)V波的目的。數(shù)字濾波器既可以是有限長(zhǎng)單脈沖響應(yīng)(FIR)濾波器也可以是無(wú)限長(zhǎng)單脈沖響應(yīng)(IIR)濾波器。在維納濾波器理論發(fā)明的早期，人們使用IIR濾波器，但現(xiàn)在更多是使用FIR濾波器。本文按照Matlab／Simulink／DSP Builder／QuartusⅡ流程，設(shè)計(jì)一個(gè)FIR濾波器。Altera DSP Builder是連接Simulink和QuartusⅡ開發(fā)軟件的DSP開發(fā)工具。在DSP
關(guān)鍵字：濾波器設(shè)計(jì) FIR Builder DSP 基于

異步 DSP 核心設(shè)計(jì): 更低功耗，更高性能

這一新技術(shù)的主要推動(dòng)力來(lái)自硅技術(shù)的發(fā)展?fàn)顩r。隨著硅產(chǎn)品的結(jié)構(gòu)縮小到 90 納米以內(nèi)，降低功耗就已成為首要事務(wù)。異步設(shè)計(jì)具有功耗低、電路更可靠等優(yōu)點(diǎn)，被看作是滿足這一需要的途徑。
關(guān)鍵字：功耗高性能設(shè)計(jì) 核心 DSP 異步

視頻播放設(shè)備的設(shè)計(jì)需符合娛樂(lè)類規(guī)范

視頻播放設(shè)備的設(shè)計(jì)需符合娛樂(lè)類規(guī)范,在不遠(yuǎn)的將來(lái)，現(xiàn)代家庭的客廳都將配備具有IPTV功能的數(shù)字電視、高清電視(HDTV)機(jī)頂盒和高清視頻光盤播放機(jī)。移動(dòng)設(shè)備中也將越來(lái)越多地增加娛樂(lè)媒體回放功能。很快，所有設(shè)備都將能播放專業(yè)制作的娛樂(lè)內(nèi)容。

支持視頻播放的下一代家庭與便攜設(shè)備的設(shè)計(jì)者在考慮他們以后的SOC設(shè)計(jì)架構(gòu)時(shí)必須清楚什么對(duì)此類設(shè)備消費(fèi)者來(lái)說(shuō)才是最重要的?，F(xiàn)在有很多IP供應(yīng)商提供可集成進(jìn)SOC的視頻處理器內(nèi)核或硬件模塊。在評(píng)估這些內(nèi)核和模塊時(shí)，設(shè)計(jì)師必須清楚市場(chǎng)在支持各種視頻標(biāo)準(zhǔn)
關(guān)鍵字：娛樂(lè) 規(guī)范符合設(shè)計(jì) 播放設(shè)備視頻

基于ARM9的無(wú)線數(shù)據(jù)終端的設(shè)計(jì)與實(shí)現(xiàn)

本文介紹了一個(gè)基于AT91RM9200的嵌入式無(wú)線數(shù)據(jù)終端應(yīng)用系統(tǒng)設(shè)計(jì)方案。
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 數(shù)據(jù)終端無(wú)線 ARM9 基于

基于DSP多處理器實(shí)時(shí)開發(fā)環(huán)境的設(shè)計(jì)

本文通過(guò)研究提出了一種多處理器實(shí)時(shí)開發(fā)環(huán)境的設(shè)計(jì)思想，它可以支持多種型號(hào)處理器的同時(shí)開發(fā)，使系統(tǒng)級(jí)開發(fā)變得簡(jiǎn)單易行。
關(guān)鍵字：環(huán)境設(shè)計(jì) 開發(fā) 實(shí)時(shí) DSP 處理器基于

在電信系統(tǒng)中實(shí)現(xiàn)熱插拔電源的設(shè)計(jì)方法

本文主要討論其中的三種考慮，即：為所有模塊保持良好的電源、同時(shí)如何撤掉故障模塊并將新模塊插入至運(yùn)行系統(tǒng)中。
關(guān)鍵字：設(shè)計(jì) 方法電源實(shí)現(xiàn) 系統(tǒng) 電信

大功率刀片的-48V熱插拔控制器設(shè)計(jì)

許多大型電信和數(shù)據(jù)通信系統(tǒng)都采用插入到機(jī)架內(nèi)公同背板上的多個(gè)電路板或刀片來(lái)構(gòu)建。
關(guān)鍵字：設(shè)計(jì) 控制器 -48V 刀片大功率

脫機(jī)型智能IC卡景點(diǎn)收費(fèi)管理系統(tǒng)設(shè)計(jì)方案

模塊化智能進(jìn)出口管理系統(tǒng) 將射頻卡技術(shù)、智能通道三輥閘技術(shù)、工業(yè)控制技術(shù)等先進(jìn)、成熟的技術(shù)集成在智能通道管理系統(tǒng)中。系統(tǒng)結(jié)構(gòu)合理、安裝操作簡(jiǎn)便、方案嚴(yán)謹(jǐn)，整體采用模塊化功能構(gòu)成。
關(guān)鍵字：管理系統(tǒng) 設(shè)計(jì) 方案收費(fèi) 景點(diǎn) 智能 IC 機(jī)型

射頻接收系統(tǒng)晶體振蕩電路的設(shè)計(jì)與分析

采用了理論分析、工程估算、SPICE模擬以及與實(shí)際調(diào)試相結(jié)合的方法確定了射頻接收系統(tǒng)中晶體振蕩電路的結(jié)構(gòu)、直流工作點(diǎn)及電路的元器件參數(shù)。
關(guān)鍵字：電路設(shè)計(jì) 分析振蕩晶體接收系統(tǒng) 射頻

在采用FPGA設(shè)計(jì)DSP系統(tǒng)中仿真的重要性

仿真是所有系統(tǒng)成功開發(fā)的基礎(chǔ)。通過(guò)在不同條件、參數(shù)值和輸入情況下對(duì)系統(tǒng)進(jìn)行高級(jí)行為仿真，工程師可以迅速找到、分離并糾正系統(tǒng)的設(shè)計(jì)問(wèn)題。因?yàn)樵谶@一階段，比較容易區(qū)分設(shè)計(jì)問(wèn)題和編程問(wèn)題。通過(guò)在系統(tǒng)級(jí)工作，設(shè)計(jì)人員可以確定這一階段的問(wèn)題是來(lái)自設(shè)計(jì)缺陷，而不是編程問(wèn)題。此外，在信號(hào)處理系統(tǒng)設(shè)計(jì)中使用基于模型的方法大大縮短了“錯(cuò)誤診斷延遲”時(shí)間――從設(shè)計(jì)中出現(xiàn)錯(cuò)誤到發(fā)現(xiàn)錯(cuò)誤并分離錯(cuò)誤的時(shí)間。
關(guān)鍵字：真的重要性系統(tǒng) DSP FPGA 設(shè)計(jì) 采用