數(shù)字信號處理器（dsp）文章進(jìn)入數(shù)字信號處理器（dsp）技術(shù)社區(qū)

32位DSP兩級cache的結(jié)構(gòu)設(shè)計(jì)

采用自頂向下的流程設(shè)計(jì)了一款32位DSP的cache。該cache采用兩級結(jié)構(gòu)，第一級采用哈佛結(jié)構(gòu)，第二級采用普林斯頓結(jié)構(gòu)。本文詳細(xì)論述了該cache的結(jié)構(gòu)設(shè)計(jì)及采用的算法。
關(guān)鍵字：結(jié)構(gòu)設(shè)計(jì) cache 兩級 DSP 32位

合眾達(dá)推出達(dá)芬奇音視頻應(yīng)用解決方案

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 合眾達(dá)

ADSP-21262型DSP的監(jiān)控設(shè)計(jì)

　　1 引言　　隨著數(shù)字信號處理理論的日趨完善和超大規(guī)模集成電路技術(shù)的飛速發(fā)展,在各種實(shí)時(shí)處理應(yīng)用需求的推動(dòng)下,數(shù)字信號處理器(DSP)也得到了越來越廣泛的應(yīng)用。　　DSP的監(jiān)控是DSP開發(fā)和應(yīng)用中十分重要的環(huán)節(jié)。目前在DSP的開發(fā)過程中,最常用的方式是通過購買處理器的JTAG仿真器和開發(fā)軟件包實(shí)現(xiàn)對DSP的調(diào)試和監(jiān)控。JTAG調(diào)試工具的功能十分強(qiáng)大,對于不熟悉DSP內(nèi)部結(jié)構(gòu)和細(xì)節(jié)的開發(fā)者而言是一種非常不錯(cuò)的選擇。但是此種方法也有其缺陷：首先,開發(fā)成本比較昂貴,一般購買正版仿真器和軟件包的價(jià)格都在
關(guān)鍵字： DSP 監(jiān)控 JTAG PC

基于DSP的音頻會議信號合成算法研究

　　隨著在數(shù)字信號處理(DSP)算法和芯片處理能力以及通信網(wǎng)絡(luò)結(jié)構(gòu)優(yōu)化等方面的不斷發(fā)展，現(xiàn)代化通信已經(jīng)迅速普及。音頻會議是眾多通信系統(tǒng)的必備功能。有多個(gè)用戶參與的音頻會議，最簡單的模式可以使用令牌控制下的互斥模式，使只有擁有發(fā)言權(quán)的那個(gè)與會者才可以講話。在這種模式下，每個(gè)與會者某一時(shí)刻只能聽到一路音頻信號，這種“半雙工”模式對于音頻會議是不方便和不實(shí)際的。　　真正的電話會議應(yīng)當(dāng)仿真多個(gè)與會者在一個(gè)會議室進(jìn)行對話的情形。但是由于與會終端在物理上并不在一起，而每個(gè)終端只有一套音頻輸
關(guān)鍵字： DSP 音頻會議音頻輸出 ITU-T 有無聲檢測

視頻監(jiān)控系統(tǒng)中ARM與DSP的HPI接口設(shè)計(jì)

　　1 引言　　隨著網(wǎng)絡(luò)技術(shù)、圖像處理技術(shù)及嵌入式技術(shù)日趨成熟，視頻監(jiān)控技術(shù)得到廣泛的應(yīng)用。銀行、工廠、政府、學(xué)校等部門，都設(shè)置有監(jiān)控系統(tǒng)。尤其是在國際上一系列恐怖事件后，人們更感到監(jiān)控系統(tǒng)的重要。而且要求視頻監(jiān)控設(shè)備有高清晰的視頻效果的同時(shí)，還能對現(xiàn)場進(jìn)行實(shí)時(shí)控制。所以，此類設(shè)備不但要有更高的數(shù)據(jù)處理能力和處理精度，還要有強(qiáng)大的系統(tǒng)控制、管理能力以及高速的網(wǎng)絡(luò)數(shù)據(jù)傳輸速率。　　目前，市面上主流的視頻監(jiān)控設(shè)備，大致可以分成兩類，一是基于通用微處理器，二是基于數(shù)字信號處理器DSP。兩種芯片在功能上有
關(guān)鍵字： ARM DSP HPI 視頻監(jiān)控

CEVA和ARM合作CEVA DSP + ARM多處理器SoC的開發(fā)支持

　　硅產(chǎn)品知識產(chǎn)權(quán) (SIP) 平臺解決方案和數(shù)字信號處理器 (DSP) 內(nèi)核授權(quán)廠商CEVA公司宣布與ARM合作，針對多處理器系統(tǒng)級芯片 (SoC) 解決方案的開發(fā)，在ARM? CoreSight? 技術(shù)實(shí)現(xiàn)CEVA DSP內(nèi)核的實(shí)時(shí)跟蹤支持。這種強(qiáng)化的支持將使得日益增多的采用基于CEVA DSP + ARM處理器的SoC客戶，在使用具有ARM Embedded Trace Macrocell? (ETM) 技術(shù)的處理器時(shí)，受益于完全的系統(tǒng)可視化，從而簡化調(diào)試過程及確?？?/li>
關(guān)鍵字： ARM CEVA DSP 多處理器 SoC SIP

DSP+FPGA在高速高精運(yùn)動(dòng)控制器中的應(yīng)用

　　運(yùn)動(dòng)控制卡已經(jīng)在數(shù)控機(jī)床、工業(yè)機(jī)器人、醫(yī)用設(shè)備、繪圖儀、IC電路制造設(shè)備、IC封裝等領(lǐng)域得到了廣泛運(yùn)用，取得了良好的效果。目前運(yùn)動(dòng)控制卡大部分采用8051系列的8位單片機(jī)，雖然節(jié)省了開發(fā)周期但缺乏靈活性，難以勝任高要求運(yùn)作環(huán)境，而且運(yùn)算能力有限。　　DSP的數(shù)據(jù)運(yùn)算處理功能強(qiáng)大，即使在很復(fù)雜的控制中，采樣周期也可以取得很小，控制效果更接近于連續(xù)系統(tǒng)。把DSP與PC的各自優(yōu)勢結(jié)合將是高性能數(shù)控系統(tǒng)的發(fā)展趨勢。本運(yùn)動(dòng)控制器采用TI公司的高性能浮點(diǎn)DSP作為主控芯片，通過ISA接口與PC
關(guān)鍵字： DSP FPGA 運(yùn)動(dòng)控制插補(bǔ) 伺服

DSP在平行雙輪電動(dòng)車控制系統(tǒng)中的應(yīng)用

　　1 引言　　2001年，美國發(fā)明家Kamen發(fā)明了一種新型的方便快捷的兩輪交通工具“Segway”，行走平衡控制技術(shù)成為全球機(jī)器人控制技術(shù)的研究熱點(diǎn)。以平行雙輪電動(dòng)車作為移動(dòng)平臺為機(jī)器人的研究提供了技術(shù)支持，同時(shí)由于他的行為與火箭飛行和兩足機(jī)器人有很大的相似性，因而對其運(yùn)動(dòng)平衡控制研究具有重大的理論和實(shí)際意義。文獻(xiàn)[2]介紹了平行雙輪電動(dòng)車的控制器電路，以C8051F020單片機(jī)為控制核心通過調(diào)整車體平臺的運(yùn)行位置，從而使車體平臺始終保持平衡狀態(tài)。然而其并沒有考慮載人、載
關(guān)鍵字： DSP 平行雙輪電動(dòng)車微處理器單片機(jī) 無刷直流電動(dòng)機(jī)

合眾達(dá)推出專業(yè)Davinci音視頻應(yīng)用解決方案

　　板型小巧，功能接口豐富的Davinci開發(fā)平臺：　　DSP： TMS320DM6446-594，雙核ARM9+DM64X 　　UART： 1路RS232與1路RS485 　　Video： 1路PAL/NTSC標(biāo)準(zhǔn)模擬視頻輸入 1路PAL/NTSC標(biāo)準(zhǔn)模擬視頻輸出或VGA輸出　　Audio： 1路立體聲輸入／輸出　　數(shù)字I/O： 4入2出，用于狀態(tài)和
關(guān)鍵字：合眾達(dá) DSP UART USB接口

TI C2000 DSP大獎(jiǎng)賽決賽在合肥工大圓滿舉行

??????? 　　本次大賽是TI第一次舉辦C2000系列DSP的大賽，分為自由命題組和TI命題組，吸引了來自合肥工業(yè)大學(xué)、南京航空航天大學(xué)、清華大學(xué)、上海交通大學(xué)、同濟(jì)大學(xué)、湖北汽車工業(yè)學(xué)院、北京化工大學(xué)、東北電力大學(xué)等十幾支參賽對伍。C2000 DSP在馬達(dá)控制、高速傳感、數(shù)字電源等方面得到了廣泛的設(shè)計(jì)應(yīng)用，有些設(shè)計(jì)產(chǎn)品已經(jīng)在產(chǎn)業(yè)屆得到了良好的市場反映，如合肥工業(yè)大學(xué)的基于TMS320F2812的配網(wǎng)自動(dòng)化終端FTU的設(shè)計(jì)和實(shí)現(xiàn)
關(guān)鍵字：合眾達(dá) TI DSP C2000

基于構(gòu)件技術(shù)的嵌入式系統(tǒng)復(fù)用軟件設(shè)計(jì)

　　引言　　對嵌入式軟件構(gòu)件平臺而言，其支撐平臺首先是一個(gè)嵌入式實(shí)時(shí)多任務(wù)操作系統(tǒng)，其次為整個(gè)軟件構(gòu)件的設(shè)計(jì)提供開發(fā)工具和集成環(huán)境。在支撐平臺的設(shè)計(jì)過程中，可以借鑒領(lǐng)域工程的思想，將整個(gè)嵌入式實(shí)時(shí)多任務(wù)操作系統(tǒng)設(shè)計(jì)成一個(gè)系統(tǒng)級的軟件構(gòu)件庫。這樣不但實(shí)現(xiàn)了嵌入式操作系統(tǒng)的可裁剪性，而且由于從嵌入式操作系統(tǒng)到應(yīng)用程序的設(shè)計(jì)都是基于離散化的軟件構(gòu)件，因此方便了嵌入式控制應(yīng)用軟件設(shè)計(jì)時(shí)的集成和調(diào)試。為了方便軟件構(gòu)件的管理，可以將系統(tǒng)級和應(yīng)用級的軟件構(gòu)件庫綜合成一個(gè)功能完備的軟件構(gòu)件庫。它包括從嵌入式控制系統(tǒng)的
關(guān)鍵字：嵌入式軟件構(gòu)件平臺操作系統(tǒng) DSP

Xilinx推出LogiCORE Turbo編解碼器解決方案

　　賽靈思公司（Xilinx, Inc.）推出針對LTE無線系統(tǒng)的性能優(yōu)化可編程Turbo編碼解決方案。利用Spartan® 和 Virtex®現(xiàn)場可編程門陣列（FPGA）嵌入的數(shù)字信號處理（DSP）能力, 新推出的Xilinx 3GPP LTE Turbo 編碼器和解碼器LogiCORE™ 產(chǎn)品提供了高達(dá)200 Mbps的吞吐能力，可滿足不斷演化的長期演進(jìn)（LTE）標(biāo)準(zhǔn)對現(xiàn)代無線系統(tǒng)提出的語音和日益增長的數(shù)據(jù)通信要求。　　Turbo碼最初專為3G無線系統(tǒng)的商用
關(guān)鍵字： Xilinx LTE Turbo FPGA DSP 編碼器解碼器

基于TMS320C50的通用語音信號處理系統(tǒng)

　　語言是人類相互溝通信息的重要工個(gè)。隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展,特別是語音通信和各種語音產(chǎn)品的廣泛普及,語音信號的數(shù)字化處理在越來越多的領(lǐng)域中發(fā)揮著巨大的作用。目前,各種以語言信號數(shù)字處理為特點(diǎn)的商品已經(jīng)進(jìn)入市場,商品化的語音信號處理機(jī)也已問世,如KAY公司的CSL TM（Computerized Speech Lab）。　　一個(gè)完備的語音信號處理系統(tǒng)不但要具備語音信號的采集和回放功能,而且更重要的是要能完成復(fù)雜的語音信號分析和處理算法。通常這些算法運(yùn)算量大,且又要滿足實(shí)時(shí)或準(zhǔn)實(shí)時(shí)的快速高效處理要求,因
關(guān)鍵字： DSP 語音信號處理

多核設(shè)計(jì)需掌握關(guān)鍵技術(shù)

　　過去一段時(shí)間以來，收益遞減法則(Law of Diminishing Return)在傳統(tǒng)處理器架構(gòu)的進(jìn)展方面已經(jīng)明顯體現(xiàn)出來。每一代新工藝幾何尺寸和新興微架構(gòu)的進(jìn)步，在相應(yīng)性能上所能帶來的增益正在逐漸減少──顯然，借助更快速度以實(shí)現(xiàn)摩爾定律的方法不再靈驗(yàn)！功耗和微架構(gòu)改良的限制，使單一處理器的發(fā)展前景受挫，業(yè)界的關(guān)注焦點(diǎn)已轉(zhuǎn)向多處理器或多核芯片架構(gòu)的開發(fā)潛力。　　由于多核主要是用于克服單處理器系統(tǒng)局限性的，所以很多人認(rèn)為，采用多核純粹是出于性能方面的考慮。但以picoChip的經(jīng)驗(yàn)來看，多核技術(shù)
關(guān)鍵字：多核收益遞減法則 DSP 處理器