現(xiàn)場(chǎng)可編程門陣列（fpga）文章進(jìn)入現(xiàn)場(chǎng)可編程門陣列（fpga）技術(shù)社區(qū)

京微雅格發(fā)布“云”系列首顆兩千萬門級(jí)FPGA芯片CME-C1（祥云）

　　京微雅格(北京)科技有限公司今日召開“國(guó)家科技重大專項(xiàng)核高基項(xiàng)目首顆高性能FPGA芯片暨京微雅格CME-C1(祥云)系列新品發(fā)布會(huì)”，宣布其面向大容量FPGA市場(chǎng)的“云”系列首款FPGA芯片，CME-C1(祥云)正式發(fā)布。武漢虹信通信技術(shù)有限公司、普天信息技術(shù)研究院、遼寧聚龍金融設(shè)備股份有限公司等產(chǎn)業(yè)代表，媒體代表近百名嘉賓出席了此次發(fā)布活動(dòng)。　　CME-C1采用了TSMC 40nm CMOS工藝，邏輯容量從30K—200K不等。該系列產(chǎn)
關(guān)鍵字：京微雅格 FPGA

深度解析電源管理IC三大趨勢(shì)

　　在所有的電子設(shè)備和產(chǎn)品中，都不乏電源管理IC的“身影”。隨著數(shù)字高速IC技術(shù)和芯片制造工藝技術(shù)的共同高速發(fā)展，高性能電源IC“助陣”的作用顯得愈加重要。而日新月異的電子產(chǎn)品應(yīng)用、環(huán)保綠色節(jié)能需求的興起也對(duì)電源IC提出了更高的要求，催生新一代高集成度、高性能和高能效電源管理IC的需求，亦成為電源管理IC廠商永恒的使命?！　‰娫碔C需“漲姿勢(shì)”　　據(jù)市調(diào)機(jī)構(gòu)iSuppli預(yù)計(jì)，2016年電源管理IC市場(chǎng)預(yù)計(jì)將達(dá)到387億美元，消費(fèi)電子、網(wǎng)絡(luò)通信、移動(dòng)互聯(lián)領(lǐng)域都是主要的應(yīng)用市場(chǎng)，汽車電子、新能源領(lǐng)域也逐漸發(fā)
關(guān)鍵字：電源管理 FPGA

滿足尺寸和功耗的要求

　　現(xiàn)在，總是忙個(gè)不停的消費(fèi)者們希望能夠隨時(shí)隨地保持連接，獲取信息?？纱┐髟O(shè)備能夠很方便地幫助消費(fèi)者將上面的愿望變成現(xiàn)實(shí)。只需輕輕一點(diǎn)和一滑，或者使用手勢(shì)，亦或是說出簡(jiǎn)單的語音指令，消費(fèi)者就能立即訪問所需的內(nèi)容。隨著可穿戴設(shè)備變得越來越智能，功能越來越豐富，OEM廠商們需要的解決方案不僅要能夠提供下一代可穿戴設(shè)備所需的功能，還要滿足這些小型設(shè)備對(duì)于尺寸和功耗的要求。　　為了滿足可穿戴設(shè)備市場(chǎng)的需求，萊迪思特別推出了適用于移動(dòng)應(yīng)用的FPGA器件，能夠滿足尺寸和功耗方面的需求，并可進(jìn)行客制化以實(shí)現(xiàn)與接口/
關(guān)鍵字：萊迪思 FPGA

Francis Chow：產(chǎn)學(xué)研聯(lián)合，共創(chuàng)5G未來

　　無線通信網(wǎng)絡(luò)在短短30年間，已經(jīng)將44億人連接在一起。無線網(wǎng)絡(luò)極大提升了我們?cè)诮逃?、商?wù)、聯(lián)絡(luò)和生活等方面的質(zhì)量，令我們獲益匪淺。5G是下一代的無線網(wǎng)絡(luò)，將會(huì)為我們帶來更豐富的功能和受益。它可將數(shù)據(jù)速率提升100倍，所連接的設(shè)備也將增加100倍。要真正實(shí)現(xiàn)5G網(wǎng)絡(luò)，我們必須解決很多技術(shù)上和商業(yè)上的挑戰(zhàn)。我認(rèn)為，僅僅靠半導(dǎo)體產(chǎn)業(yè)和系統(tǒng)產(chǎn)業(yè)解決不了這些挑戰(zhàn)。因此，我們必須充分挖掘同學(xué)們的天賦和潛力。這就是我們聯(lián)合西安電子科技大學(xué)、友晶舉辦首次5G大賽的原因，我相信很多同學(xué)有很大的潛力，能夠?yàn)槲磥?G網(wǎng)絡(luò)
關(guān)鍵字： Altera FPGA

雙向飛碟射擊與設(shè)計(jì)調(diào)試

　　縱觀歷史，電路內(nèi)仿真 (ICE) 模式是使用硬件仿真器的第一種方式，也是迄今為止最為流行的方法。在這種模式中，需將硬件仿真器插入物理目標(biāo)系統(tǒng)上的插孔，以此代替待開發(fā)的芯片，從而利用實(shí)時(shí)數(shù)據(jù)支持運(yùn)用和調(diào)試硬件仿真器內(nèi)部映射的待測(cè)設(shè)計(jì)(DUT)?！　∪欢@種公認(rèn)的能夠引人注目的驗(yàn)證方法卻存在一系列問題，其中最嚴(yán)重的問題便是它的隨機(jī)性。也就是說，當(dāng)調(diào)試DUT時(shí)，它缺少確定性或者可重復(fù)性。為了更好地理解這一點(diǎn)，我們可以做個(gè)形象類比?！　∽屛覀儊砜纯措p向飛碟射擊。這是一種射擊運(yùn)動(dòng)，在這項(xiàng)運(yùn)動(dòng)中，會(huì)將碟靶從靶場(chǎng)
關(guān)鍵字： SoC FPGA

Xilinx宣布支持16nmUltraScale+ 器件的工具與文檔公開提供

　　All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. )今天宣布支持16nmUltraScale+?系列的工具及文檔面向公眾公開提供，其中包含Vivado? 設(shè)計(jì)套件HLx版、嵌入式軟件開發(fā)工具、賽靈思Power Estimator (功耗評(píng)估器)，以及用于Zynq? UltraScale+ MPSoC及Kintex? UltraScale+器件的技術(shù)文檔。設(shè)計(jì)開發(fā)者們現(xiàn)在就可以在自己特定的設(shè)計(jì)上，通過UltraScale+產(chǎn)品系列實(shí)現(xiàn)比28nm器件高出2-5
關(guān)鍵字： Xilinx FPGA

國(guó)產(chǎn)FPGA生存之路如何打破神話

國(guó)產(chǎn)FPGA啊，以前想都不敢想，但是越有難度越有人去啃。
關(guān)鍵字：京微雅格 FPGA

高云半導(dǎo)體星核計(jì)劃取得初步成果

　　山東高云半導(dǎo)體科技有限公司(以下簡(jiǎn)稱“高云半導(dǎo)體”今日宣布，在山東省國(guó)產(chǎn)IP軟核平臺(tái)上發(fā)布三個(gè)IP軟核參考設(shè)計(jì)，分別是：I2C總線、SPI、UART，作為星核計(jì)劃取得的初步成果，這三個(gè)軟核在工業(yè)控制、系統(tǒng)調(diào)試以及嵌入式開發(fā)中具有非常廣泛的應(yīng)用?！　　吧綎|省國(guó)產(chǎn)IP軟核平臺(tái)由山東信息通信研究院、高云半導(dǎo)體共同發(fā)起，致力于打造國(guó)內(nèi)首家國(guó)產(chǎn)IP軟核資源庫(kù)”，山東高云半導(dǎo)體科技有限公司總經(jīng)理梁岳峰先生表示，“該平臺(tái)以山東信息通信研究院的集成電路設(shè)計(jì)測(cè)試平臺(tái)、高云半導(dǎo)體星核計(jì)劃為依托，本著開放、資源共享的原則，
關(guān)鍵字：高云半導(dǎo)體 FPGA

零基礎(chǔ)學(xué)FPGA （二十六）頻、相可調(diào)，任意波形信號(hào)發(fā)生器系統(tǒng)設(shè)計(jì)

　　最近接了一個(gè)項(xiàng)目吧，是我們學(xué)校物理院院長(zhǎng)帶的研究生搞的，小墨有幸跟他們合作，負(fù)責(zé)FPGA方面的工作，完成后據(jù)說還會(huì)申請(qǐng)國(guó)家專利，具體到什么時(shí)候完成，那可能就是猴年馬月了，或者說我已經(jīng)不在學(xué)校了。從今天開始，小墨將開始接觸賽靈思公司的FPGA(老師提供的平臺(tái))，用到的當(dāng)然是SOPC。其實(shí)做做項(xiàng)目也好，讓自己鍛煉一下，我也好久沒有做大一點(diǎn)的項(xiàng)目了，對(duì)我來說也是一個(gè)機(jī)會(huì)吧。　　信號(hào)發(fā)生器這個(gè)東西相信大家都知道，關(guān)于基于DDS信號(hào)發(fā)生器的技術(shù)文檔網(wǎng)上也多的是，但是我還是想寫一下這部分的教學(xué)，因?yàn)閺奈易陨淼膶W(xué)習(xí)
關(guān)鍵字： FPGA SOPC

關(guān)于PCB設(shè)計(jì)必須掌握的基礎(chǔ)知識(shí)

　　想要成為一名硬件工程師首先必須掌握的就是PCB的設(shè)計(jì)與繪制，這里我們?yōu)榇蠹艺砹藥讞l設(shè)計(jì)技巧?！　?、如果設(shè)計(jì)的電路系統(tǒng)中包含F(xiàn)PGA器件，則在繪制原理圖前必需使用Quartus II軟件對(duì)管腳分配進(jìn)行驗(yàn)證。(FPGA中某些特殊的管腳是不能用作普通IO的)?！　?、4層板從上到下依次為：信號(hào)平面層、地、電源、信號(hào)平面層;6層板從上到下依次為：信號(hào)平面層、地、信號(hào)內(nèi)電層、信號(hào)內(nèi)電層、電源、信號(hào)平面層。6層以上板(優(yōu)點(diǎn)是：防干擾輻射)，優(yōu)先選擇內(nèi)電層走線，走不開選擇平面層，禁止從地或電源層走線(原因：會(huì)分
關(guān)鍵字： PCB FPGA

如何使產(chǎn)品快速集成高速信號(hào)采集功能？

　　摘要：在科技飛速發(fā)展的今天，各種自動(dòng)化儀器及自動(dòng)控制都離不開信號(hào)采集，而且要采集的信號(hào)越來越快，精度要求也越來越高。如何簡(jiǎn)單快速的讓系統(tǒng)集成這項(xiàng)功能呢?　　　　1、ZSDA1000的基本介紹　　ZDS1000是ZLG致遠(yuǎn)電子開發(fā)的高速信號(hào)數(shù)據(jù)采集模塊，模塊通過PCI Express2.0接口與主機(jī)端連接，350M帶寬，1GSa/s的采樣速率。用戶只需要通過動(dòng)態(tài)鏈接庫(kù)文件就可以輕松控制模塊進(jìn)行數(shù)據(jù)采集和數(shù)據(jù)處理?？捎糜谫|(zhì)譜分析、雷達(dá)信號(hào)捕捉、材料分析等場(chǎng)
關(guān)鍵字： FPGA ZSDA1000

直接數(shù)字合成技術(shù)實(shí)現(xiàn)函數(shù)信號(hào)發(fā)生器

本文利用直接數(shù)字合成技術(shù)通過一款FPGA可編程邏輯芯片實(shí)現(xiàn)函數(shù)信號(hào)發(fā)生器的研制，該信號(hào)發(fā)生器是以Altera公司生產(chǎn)的EP4CE6F17C8芯片為設(shè)計(jì)載體，通過DDS技術(shù)實(shí)現(xiàn)兩路同步信號(hào)輸出。通過軟件Quartus-II12.0和Nios-II 12.0開發(fā)環(huán)境編程，實(shí)現(xiàn)多種波形信號(hào)輸出，信號(hào)具有高精度的頻率分辨率能力，最高可達(dá)36位。最后通過實(shí)驗(yàn)輸出的波形信號(hào)符合標(biāo)準(zhǔn)。
關(guān)鍵字：直接數(shù)字合成技術(shù) FPGA 信號(hào)發(fā)生器 Quartus-II 201512

下一代FPGA有望實(shí)現(xiàn)突破性優(yōu)勢(shì)

　　本白皮書介紹為什么電信帶寬和基礎(chǔ)設(shè)施促進(jìn)了FPGA功能的增強(qiáng)，以及ASIC和ASSP面臨的商業(yè)挑戰(zhàn)，可編程邏輯器件(PLD)定制方法是怎樣支持FPGA功能的跨越式發(fā)展。本文還簡(jiǎn)要介紹了下一代FPGA和SoC系列品?！　∫浴　∽钚掳l(fā)布的FPGA是硬件規(guī)劃人員、軟件開發(fā)人員和系統(tǒng)設(shè)計(jì)人員實(shí)現(xiàn)其下一代產(chǎn)品目標(biāo)的關(guān)鍵支撐因素。大量的電信基礎(chǔ)設(shè)施成指數(shù)增長(zhǎng)的帶寬需求以及各行業(yè)使用這些帶寬的需求使得現(xiàn)有硬件和軟件解決方案很難滿足性能要求，也難以達(dá)到成本和功耗目標(biāo)。ASIC、ASSP和獨(dú)立處理器遇到了發(fā)展瓶頸，P
關(guān)鍵字： FPGA SoC

采用三柵極技術(shù)FPGA的突破性優(yōu)勢(shì)

　　引言　　2013年2月，Altera公司與Intel公司共同宣布了Altera下一代最高性能FPGA產(chǎn)品的生產(chǎn)將獨(dú)家采用Intel的14nm 3D Tri-Gate(三柵極)晶體管技術(shù)。這使得Altera成為當(dāng)前采用最先進(jìn)、最高性能半導(dǎo)體技術(shù)的獨(dú)家專業(yè)FPGA供應(yīng)商。本文介紹了三柵極及相關(guān)技術(shù)的歷史與現(xiàn)狀，以便了解三柵極技術(shù)對(duì)高性能FPGA性能的影響，以及其在數(shù)字電路速度、功率以及生產(chǎn)方面有何種程度的優(yōu)勢(shì)?！　【w管設(shè)計(jì)的背景　　1947年，貝爾實(shí)驗(yàn)室展示了第一支晶體管，采用的是鍺
關(guān)鍵字： Altera FPGA

Altera功能安全包與靈活的FPGA相結(jié)合，實(shí)現(xiàn)“鎖步”處理器解決方案，降低了風(fēng)險(xiǎn)，促進(jìn)產(chǎn)品及時(shí)面市

　　Altera公司今天宣布，開始提供面向Nios? II嵌入式處理器的Altera?功能安全鎖步解決方案，這一解決方案降低了設(shè)計(jì)周期風(fēng)險(xiǎn)，幫助系統(tǒng)設(shè)計(jì)人員簡(jiǎn)化工業(yè)和汽車安全應(yīng)用的認(rèn)證。Altera與意大利比薩的功能安全領(lǐng)先供應(yīng)商YOGITECH聯(lián)合開發(fā)的鎖步解決方案采用了Altera FPGA、SoC，認(rèn)證工具流程，以及YOGITECH的知識(shí)產(chǎn)權(quán)(IP)內(nèi)核。這一解決方案幫助客戶在Altera FPGA中輕松實(shí)現(xiàn)SIL3安全設(shè)計(jì)，包括低成本Cyclone? V&n
關(guān)鍵字： Altera FPGA

共6399條 117/427 |‹ « 115 116 117 118 119 120 121 122 123 124 » ›|

現(xiàn)場(chǎng)可編程門陣列（fpga）介紹

您好，目前還沒有人創(chuàng)建詞條現(xiàn)場(chǎng)可編程門陣列（fpga）!
歡迎您創(chuàng)建該詞條，闡述對(duì)現(xiàn)場(chǎng)可編程門陣列（fpga）的理解，并與今后在此搜索現(xiàn)場(chǎng)可編程門陣列（fpga）的朋友們分享。創(chuàng)建詞條