現(xiàn)場(chǎng)可編程門(mén)陣列（fpga）文章進(jìn)入現(xiàn)場(chǎng)可編程門(mén)陣列（fpga）技術(shù)社區(qū)

工程師須知：FPGA 的演進(jìn)、優(yōu)勢(shì)、設(shè)計(jì)、改進(jìn)

工程師須知：FPGA 的演進(jìn)、優(yōu)勢(shì)、設(shè)計(jì)、改進(jìn)-1989年我第一次接觸到電路板的時(shí)候，上面密布著一系列的TTL、CMOS芯片，一顆14～20只管腳的芯片中一般只有4-6個(gè)簡(jiǎn)單的“門(mén)”，十幾個(gè)芯片的大板子也就完成尋址、譯碼之類(lèi)的功能，使用起來(lái)是非常的痛苦，如果要修改邏輯，只能用手術(shù)刀切割電路板并進(jìn)行飛線。
關(guān)鍵字： FPGA 數(shù)字信號(hào)處理

詳析單片機(jī)、ARM、FPGA嵌入式的特點(diǎn)及區(qū)別

詳析單片機(jī)、ARM、FPGA嵌入式的特點(diǎn)及區(qū)別-本文詳細(xì)解析單片機(jī)、ARM、FPGA嵌入式的特點(diǎn)及區(qū)別。
關(guān)鍵字：單片機(jī) ARM FPGA 嵌入式

輸出跟蹤和時(shí)序控制幫助提高FPGA可靠性

輸出跟蹤和時(shí)序控制幫助提高FPGA可靠性-本文討論如何針對(duì)FPGA或微處理器配置各種電壓輸出跟蹤和時(shí)序控制選項(xiàng)，來(lái)幫助實(shí)現(xiàn)靈敏多電源軌系統(tǒng)的正確啟動(dòng)和關(guān)斷。
關(guān)鍵字： FPGA 時(shí)序控制

基于FPGA的系統(tǒng)促進(jìn)提高電機(jī)控制性能

基于FPGA的系統(tǒng)促進(jìn)提高電機(jī)控制性能-電機(jī)在各種工業(yè)、汽車(chē)和商業(yè)領(lǐng)域應(yīng)用廣泛。電機(jī)由驅(qū)動(dòng)器控制，驅(qū)動(dòng)器通過(guò)改變輸入功率來(lái)控制其轉(zhuǎn)矩、速度和位置。高性能電機(jī)驅(qū)動(dòng)器可以提高效率，實(shí)現(xiàn)更快速、更精確的控制。高級(jí)電機(jī)控制系統(tǒng)集控制算法、工業(yè)網(wǎng)絡(luò)和用戶接口于一體，因此需要更多處理能力來(lái)實(shí)時(shí)執(zhí)行所有任務(wù)?，F(xiàn)代電機(jī)控制系統(tǒng)通常利用多芯片架構(gòu)來(lái)實(shí)現(xiàn)：數(shù)字信號(hào)處理器（DSP）執(zhí)行電機(jī)控制算法，F(xiàn)PGA 實(shí)現(xiàn)高速I(mǎi)/O 和網(wǎng)絡(luò)協(xié)議，微處理器處理執(zhí)行控制。
關(guān)鍵字： FPGA 電機(jī)控制 DSP Zynq

Achronix的Speedcore? Custom Blocks定制單元塊為數(shù)據(jù)加速系統(tǒng)再添動(dòng)力

　　Achronix今日宣布為其eFPGA IP解決方案推出Speedcore custom blocks定制單元塊。Achronix Speedcore eFGPA嵌入式FPGA可加速數(shù)據(jù)密集的人工智能(AI)/機(jī)器學(xué)習(xí)、5G移動(dòng)通信、汽車(chē)先進(jìn)駕駛員輔助系統(tǒng)(ADAS)、數(shù)據(jù)中心和網(wǎng)絡(luò)應(yīng)用; Speedcore custom blocks定制單元塊可以大幅度地提升性能、功耗和面積效率，并支持以前在FPGA獨(dú)立芯片上無(wú)法實(shí)現(xiàn)的
關(guān)鍵字： Achronix FPGA

英特爾FPGA 支持阿里云的加速即服務(wù)

　　今天，英特爾?宣布英特爾現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) 為阿里巴巴集團(tuán)的云計(jì)算部門(mén)—阿里云的加速即服務(wù)(Acceleration-as-a-Service)提供支持。加速服務(wù)可通過(guò)阿里云網(wǎng)站提供，支持客戶在云中開(kāi)發(fā)與部署加速器解決方案，以便應(yīng)用到人工智能推理、視頻流分析、數(shù)據(jù)庫(kù)加速和需要密集型計(jì)算的其他領(lǐng)域?！　∮⑻貭?nbsp;FPGA 支持的加速即服務(wù)也被稱(chēng)作阿里云 F1 實(shí)例，支持用戶通過(guò)即購(gòu)即用的模式獲得云加速服務(wù)，從而節(jié)省前期的硬件投資。　　
關(guān)鍵字：英特爾 FPGA

EDA技術(shù)與FPGA設(shè)計(jì)應(yīng)用詳解

　　摘要：eda技術(shù)是現(xiàn)代電子設(shè)計(jì)技術(shù)的核心，它在現(xiàn)代集成電路設(shè)計(jì)中占據(jù)重要地位。隨著深亞微米與超深亞微米技術(shù)的迅速發(fā)展，fpga設(shè)計(jì)越來(lái)越多地采用基于vhdl的設(shè)計(jì)方法及先進(jìn)的eda工具。本文詳細(xì)闡述了eda技術(shù)與fpga設(shè)計(jì)應(yīng)用?！　￡P(guān)鍵詞：電子設(shè)計(jì)自動(dòng)化;現(xiàn)場(chǎng)可編程門(mén)陣列;復(fù)雜可編程邏輯器件;專(zhuān)用集成電路;知識(shí)產(chǎn)權(quán);甚高速集成電路硬件描述語(yǔ)言　　引言　　---21世紀(jì)是電子信息產(chǎn)業(yè)主導(dǎo)的知識(shí)經(jīng)濟(jì)時(shí)代，信息領(lǐng)域正在發(fā)生一場(chǎng)巨大變革，其先導(dǎo)力量和決定性因素正是微電子集成電路。硅片技術(shù)的日益成
關(guān)鍵字： EDA FPGA

通過(guò)FPGA智能調(diào)試工具縮短驗(yàn)證時(shí)間

通過(guò)FPGA智能調(diào)試工具縮短驗(yàn)證時(shí)間-設(shè)計(jì)人員選擇具有優(yōu)秀調(diào)試能力的FPGA器件，可以縮短開(kāi)發(fā)周期并降低成本，同時(shí)顯著加快上市速度。
關(guān)鍵字： FPGA 邏輯分析儀

基于ARM和FPGA的多路電機(jī)控制方案

基于ARM和FPGA的多路電機(jī)控制方案-專(zhuān)用控制器由ARM(LPC2214)、FPGA(EP2C5T144C8)、驅(qū)動(dòng)器接口電路、編碼器接口電路、限位檢測(cè)電路和電源電路等組成，ARM通過(guò)串口實(shí)現(xiàn)與上位機(jī)之間的通信，解析從上位機(jī)獲得的控制指令，并通過(guò)FPGA產(chǎn)生相應(yīng)輸出信號(hào)給驅(qū)動(dòng)器接口，驅(qū)動(dòng)器接口外接驅(qū)動(dòng)器。
關(guān)鍵字： arm fpga 電機(jī)控制

詳解FPGA開(kāi)發(fā)流程中每一環(huán)節(jié)的物理含義和實(shí)現(xiàn)目標(biāo)

詳解FPGA開(kāi)發(fā)流程中每一環(huán)節(jié)的物理含義和實(shí)現(xiàn)目標(biāo)-FPGA的開(kāi)發(fā)流程是遵循著ASIC的開(kāi)發(fā)流程發(fā)展的，發(fā)展到目前為止，F(xiàn)PGA的開(kāi)發(fā)流程總體按照?qǐng)D1進(jìn)行，有些步驟可能由于其在當(dāng)前項(xiàng)目中的條件的寬度的允許，可以免去，比如靜態(tài)仿真過(guò)程，這樣來(lái)達(dá)到項(xiàng)目時(shí)間上的優(yōu)勢(shì)。
關(guān)鍵字： FPGA

一文了解FPGA與DSP的區(qū)別、特點(diǎn)及用途

一文了解FPGA與DSP的區(qū)別、特點(diǎn)及用途-FPGA是一種可編程的硅芯片，DSP是數(shù)字信號(hào)處理，當(dāng)系統(tǒng)設(shè)計(jì)人員在項(xiàng)目的架構(gòu)設(shè)計(jì)階段就面臨到底采用FPGA還是DSP的重要問(wèn)題。本文將首先分別介紹FPGA和DSP的特點(diǎn)，然后再?gòu)膬?nèi)部資源、編程語(yǔ)言、功能多個(gè)角度解析兩者的不同。
關(guān)鍵字： FPGA DSP

相比GPU和GPP，F(xiàn)PGA是深度學(xué)習(xí)的未來(lái)？

相比GPU和GPP，F(xiàn)PGA是深度學(xué)習(xí)的未來(lái)？-相比GPU和GPP，F(xiàn)PGA在滿足深度學(xué)習(xí)的硬件需求上提供了具有吸引力的替代方案。憑借流水線并行計(jì)算的能力和高效的能耗，F(xiàn)PGA將在一般的深度學(xué)習(xí)應(yīng)用中展現(xiàn)GPU和GPP所沒(méi)有的獨(dú)特優(yōu)勢(shì)。同時(shí)，算法設(shè)計(jì)工具日漸成熟，如今將FPGA集成到常用的深度學(xué)習(xí)框架已成為可能。未來(lái)，F(xiàn)PGA將有效地適應(yīng)深度學(xué)習(xí)的發(fā)展趨勢(shì)，從架構(gòu)上確保相關(guān)應(yīng)用和研究能夠自由實(shí)現(xiàn)。
關(guān)鍵字：機(jī)器學(xué)習(xí) FPGA GPU GPP

基于FPGA加速機(jī)器學(xué)習(xí)算法

基于FPGA加速機(jī)器學(xué)習(xí)算法-AI因?yàn)槠銫NN（卷積神經(jīng)網(wǎng)絡(luò)）算法出色的表現(xiàn)在圖像識(shí)別領(lǐng)域占有舉足輕重的地位?；镜腃NN算法需要大量的計(jì)算和數(shù)據(jù)重用，非常適合使用FPGA來(lái)實(shí)現(xiàn)。上個(gè)月，Ralph Wittig（Xilinx CTO Office的卓越工程師）在2016年OpenPower峰會(huì)上發(fā)表了約20分鐘時(shí)長(zhǎng)的演講并討論了包括清華大學(xué)在內(nèi)的中國(guó)各大學(xué)研究CNN的一些成果。
關(guān)鍵字：機(jī)器學(xué)習(xí) FPGA

工程師必須要知道的FPGA引腳信號(hào)分配原則

工程師必須要知道的FPGA引腳信號(hào)分配原則-現(xiàn)在的FPGA向引腳分配信號(hào)的任務(wù)曾經(jīng)很簡(jiǎn)單，現(xiàn)在也變得相當(dāng)繁復(fù)。
關(guān)鍵字： FPGA FPGA引腳

剖析FPGA在汽車(chē)系統(tǒng)設(shè)計(jì)中的關(guān)鍵作用

剖析FPGA在汽車(chē)系統(tǒng)設(shè)計(jì)中的關(guān)鍵作用-選擇不同的微控制器系列時(shí)，軟件的兼容性是主要的障礙。大多數(shù)公司在軟件的開(kāi)發(fā)、測(cè)試和驗(yàn)證方面已經(jīng)進(jìn)行了大量的投入。因此，將設(shè)計(jì)轉(zhuǎn)換到一個(gè)新的架構(gòu)時(shí)，通常需要復(fù)雜且代價(jià)高昂的軟件移植。
關(guān)鍵字： FPGA 汽車(chē)電子微控制器

共6399條 47/427 |‹ « 45 46 47 48 49 50 51 52 53 54 » ›|

現(xiàn)場(chǎng)可編程門(mén)陣列（fpga）介紹

您好，目前還沒(méi)有人創(chuàng)建詞條現(xiàn)場(chǎng)可編程門(mén)陣列（fpga）!
歡迎您創(chuàng)建該詞條，闡述對(duì)現(xiàn)場(chǎng)可編程門(mén)陣列（fpga）的理解，并與今后在此搜索現(xiàn)場(chǎng)可編程門(mén)陣列（fpga）的朋友們分享。創(chuàng)建詞條