首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能

賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能 文章 進入賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能技術(shù)社區(qū)

如何用單個賽靈思FPGA數(shù)字化數(shù)百個信號

  • 如何用單個賽靈思FPGA數(shù)字化數(shù)百個信號-　　在新型賽靈思 FPGA 上使用低電壓差分信號（LVDS），只需一個電阻和一個電容就能夠數(shù)字化輸入信號。由于目前這一代賽靈思器件上提供有數(shù)百個 LVDS 輸入，理論上使用單個 FPGA 就能夠數(shù)字化數(shù)百個模擬信號。
  • 關(guān)鍵字： 賽靈思  FPGA  LVDS  

如何擴展 FPGA 的工作溫度范圍

  • 如何擴展 FPGA 的工作溫度范圍-　　任何電子器件的使用壽命均取決于其工作溫度。在較高溫度下器件會加快老化，使用壽命會縮短。但某些應(yīng)用要求電子產(chǎn)品工作在器件最大額定工作結(jié)溫下。以石油天然氣產(chǎn)業(yè)為例來說明這個問題以及解決方案。
  • 關(guān)鍵字： 賽靈思  XA6SLX45  FPGA  

FPGA實戰(zhàn)開發(fā)技巧（3）

  • FPGA實戰(zhàn)開發(fā)技巧（3）-所謂綜合，就是將HDL語言、原理圖等設(shè)計輸入翻譯成由與、或、非門和RAM、觸發(fā)器等基本邏輯單元的邏輯連接( 網(wǎng)表)，并根據(jù)目標和要求( 約束條件) 優(yōu)化所生成的邏輯連接，生成EDF 文件。XST 內(nèi)嵌在ISE 3 以后的版本中，并且在不斷完善。
  • 關(guān)鍵字： FPGA  賽靈思  

解密業(yè)界首款16nm產(chǎn)品核心技術(shù)

  • 解密業(yè)界首款16nm產(chǎn)品核心技術(shù)-以賽靈思 20nm UltraScale 系列的成功為基礎(chǔ)，賽靈思現(xiàn)又推出了全新的 16nm UltraScale+ 系列 FPGA、3D IC 和 MPSoC，憑借新型存儲器、3D-on-3D 和多處理SoC（MPSoC）技術(shù)，再次領(lǐng)先一代提供了遙遙領(lǐng)先的價值優(yōu)勢。
  • 關(guān)鍵字： 賽靈思  FPGA  16nm制程  

FPGA實戰(zhàn)開發(fā)技巧（13）

  • FPGA實戰(zhàn)開發(fā)技巧（13）-基于IP的設(shè)計已成為目前FPGA設(shè)計的主流方法之一，本章首先給出IP的定義，然后以FFT IP核為例，介紹賽靈思IP核的應(yīng)用。
  • 關(guān)鍵字： FPGA  賽靈思  IP核  

FPGA實戰(zhàn)開發(fā)技巧（11）

  • FPGA實戰(zhàn)開發(fā)技巧（11）-在串行模式下，需要微處理器或微控制器等外部主機通過同步串行接口將配置數(shù)據(jù)串行寫入FPGA芯片，其模式選擇信號M[2:0]=3’b111
  • 關(guān)鍵字： FPGA  賽靈思  

組合運用多種智能I/O規(guī)劃工具能使引腳分配過程變輕松

  • 組合運用多種智能I/O規(guī)劃工具能使引腳分配過程變輕松-對于需要在PCB板上使用大規(guī)模FPGA器件的設(shè)計人員來說，I/O引腳分配是必須面對的眾多挑戰(zhàn)之一。
  • 關(guān)鍵字： 賽靈思  FPGA  

如何在EDK中使用自己的 IP核？

  • 如何在EDK中使用自己的 IP核？-如何在EDK中使用自己的 IP核呢？ 這是很多人夢寐以求的事情。然而在EDK以及ISE的各種文檔中對此卻遮遮掩掩，欲語還休。
  • 關(guān)鍵字： 賽靈思  ISE  IP  

FPGA開發(fā)要掌握的六大基礎(chǔ)知識（3）

  • FPGA開發(fā)要掌握的六大基礎(chǔ)知識（3）-Xilinx FPGA開發(fā)軟件為ISE.現(xiàn)在其版本更新比較快，大家現(xiàn)在常用的版本都在ISE12.1了。
  • 關(guān)鍵字： FPGA  賽靈思  Xilinx  

system generator入門筆記

  • system generator入門筆記-System Generator是Xilinx公司進行數(shù)字信號處理開發(fā)的一種設(shè)計工具，它通過將Xilinx開發(fā)的一些模塊嵌入到Simulink的庫中，可以在Simulink中進行定點仿真，可是設(shè)置定點信號的類型，這樣就可以比較定點仿真與浮點仿真的區(qū)別。并且可以生成HDL文件，或者網(wǎng)表，可以再ISE中進行調(diào)用。
  • 關(guān)鍵字： Xilinx  賽靈思  Simulink  

在FPGA開發(fā)中盡量避免全局復(fù)位的使用？（1）

  • 在FPGA開發(fā)中盡量避免全局復(fù)位的使用？（1）-最近幾天讀了Xilinx網(wǎng)站上一個很有意思的白皮書（white paper，wp272.pdf），名字叫《Get Smart About Reset:Think Local, Not Global》，在此分享一下心得，包括以前設(shè)計中很少注意到的一些細節(jié)。
  • 關(guān)鍵字： Xilinx  賽靈思  

FPGA全局時鐘和第二全局時鐘資源的使用方法

  • FPGA全局時鐘和第二全局時鐘資源的使用方法-目前,大型設(shè)計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發(fā)沿設(shè)計,對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設(shè)計的要求,一般在FPGA設(shè)計中采用全局時鐘資源驅(qū)動設(shè)計的主時鐘,以達到最低的時鐘抖動和延遲。
  • 關(guān)鍵字： 全局時鐘  FPGA  賽靈思  

不可錯過的400Gbps以太網(wǎng)演示

  • 不可錯過的400Gbps以太網(wǎng)演示-在那里，毫無疑問你會駐足在賽靈思展位前（# 23）觀看一個基于賽靈思Virtex UltraScale VU095 FPGA評估板VCU109的Spirent 400G以太網(wǎng)測試系統(tǒng)，該系統(tǒng)連接四個100Gbps的住友電工 CFP4 LR4光模塊。
  • 關(guān)鍵字： 賽靈思  FPGA  光模塊  

如何在芯片的PL上構(gòu)建軟核處理器？

  • 如何在芯片的PL上構(gòu)建軟核處理器？-到目前為止，我們已經(jīng)在之前的文章中聊過Zynq SOC內(nèi)部的 PS和PL，以及在Zynq SoC PS部分的ARM Cortex-A9處理器上運行的操作系統(tǒng)。但是有一個領(lǐng)域我們還沒有去探索過，那就是在芯片的PL上構(gòu)建軟核處理器。
  • 關(guān)鍵字： MicroZed  賽靈思  

System generator如何與MATLAB進行匹配？

  • System generator如何與MATLAB進行匹配？-system generator是xilinx公司的系統(tǒng)級建模工具，它是擴展mathworks公司的MATLAB下面的simulink平臺，添加了XILINX FPGA專用的一些模塊。加速簡化了FPGA的DSP系統(tǒng)級硬件設(shè)計。
  • 關(guān)鍵字： xilinx  賽靈思  MATLAB  
共1436條 11/96 |‹ « 9 10 11 12 13 14 15 16 17 18 » ›|

賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能介紹

您好，目前還沒有人創(chuàng)建詞條賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能!
歡迎您創(chuàng)建該詞條，闡述對賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能的理解，并與今后在此搜索賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473