首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能

賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能 文章 進(jìn)入賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能技術(shù)社區(qū)

使用VIVADO對7系列FPGA的高效設(shè)計心得

  • 使用VIVADO對7系列FPGA的高效設(shè)計心得-隨著xilinx公司進(jìn)入20nm工藝，以堆疊的方式在可編程領(lǐng)域一路高歌猛進(jìn)，與其配套的EDA工具——新一代高端FPGA設(shè)計軟件VIVADO也備受關(guān)注和飽受爭議。
  • 關(guān)鍵字： FPGA  VIVADO  賽靈思  

ZYNQ器件的啟動配置方法

  • ZYNQ器件的啟動配置方法-無任是用CPU作為系統(tǒng)的主要器件，還是用FPGA作為系統(tǒng)的主要器件，系統(tǒng)設(shè)計中首先要考慮到的問題就是處理器的啟動加載問題。
  • 關(guān)鍵字： FPGA  XILINX  賽靈思  

從可編程器件發(fā)展看FPGA未來趨勢

  • 從可編程器件發(fā)展看FPGA未來趨勢-可編程邏輯器件的發(fā)展歷史可編程邏輯器件的發(fā)展可以劃分為4個階段，即從20世紀(jì)70年代初到70年代中為第1段，20世紀(jì)70年代中到80年代中為第2階段，20世紀(jì)80年代到90年代末為第3階段，20世紀(jì)90年代末到目前為第4階段。
  • 關(guān)鍵字： FPGA  可編程器件  賽靈思  

底層內(nèi)嵌功能單元與軟核、硬核以及固核

  • 底層內(nèi)嵌功能單元與軟核、硬核以及固核-內(nèi)嵌功能模塊主要指DLL(Delay Locked Loop)、PLL(Phase Locked Loop)、DSP 等軟處理核(Soft Core)?，F(xiàn)在越來越豐富的內(nèi)嵌功能單元，使得單片F(xiàn)PGA 成為了系統(tǒng)級的設(shè)計工具，使其具備了軟硬件聯(lián)合設(shè)計的能力，逐步向SOC 平臺過渡。
  • 關(guān)鍵字： FPGA  賽靈思  DLL  

數(shù)字時鐘管理模塊與嵌入式塊RAM

  • 數(shù)字時鐘管理模塊與嵌入式塊RAM-業(yè)內(nèi)大多數(shù)FPGA 均提供數(shù)字時鐘管理( 賽靈思公司的全部FPGA 均具有這種特性)。賽靈思公司推出最先進(jìn)的FPGA 提供數(shù)字時鐘管理和相位環(huán)路鎖定。相位環(huán)路鎖定能夠提供精確的時鐘綜合，且能夠降低抖動，并實現(xiàn)過濾功能。
  • 關(guān)鍵字： 數(shù)字時鐘管理  FPGA  賽靈思  

FPGA主要功能模塊介紹(1)

  • FPGA主要功能模塊介紹(1)-可編程輸入/ 輸出單元簡稱I/O 單元，是芯片與外界電路的接口部分，完成不同電氣特性下對輸入/ 輸出信號的驅(qū)動與匹配要求，其示意結(jié)構(gòu)如圖2-4 所示。FPGA 內(nèi)的I/O 按組分類，每組都能夠獨立地支持不同的I/O標(biāo)準(zhǔn)。
  • 關(guān)鍵字： FPGA  CLB  賽靈思  

FPGA基本知識與發(fā)展趨勢（part2）

  • FPGA基本知識與發(fā)展趨勢（part2）-由于基于LUT 的FPGA 具有很高的集成度，其器件密度從數(shù)萬門到數(shù)千萬門不等，可以完成極其復(fù)雜的時序與邏輯組合邏輯電路功能，所以適用于高速、高密度的高端數(shù)字邏輯電路設(shè)計領(lǐng)域。
  • 關(guān)鍵字： FPGA  賽靈思  EPROM  

FPGA實戰(zhàn)開發(fā)技巧（10）

  • FPGA實戰(zhàn)開發(fā)技巧（10）-串行Flash的特點是占用管腳比較少，作為系統(tǒng)的數(shù)據(jù)存貯非常合適，一般都是采用串行外設(shè)接口(SPI 總線接口)。Flash 存貯器與EEPROM根本不同的特征就是EEPROM可以按字節(jié)進(jìn)行數(shù)據(jù)的改寫，而Flash只能先擦除一個區(qū)間，然后改寫其內(nèi)容。
  • 關(guān)鍵字： FPGA  賽靈思  EEPROM  

FPGA實戰(zhàn)開發(fā)技巧（9）

  • FPGA實戰(zhàn)開發(fā)技巧（9）-FPGA配置方式靈活多樣，根據(jù)芯片是否能夠自己主動加載配置數(shù)據(jù)分為主模式、從模式以及JTAG模式。典型的主模式都是加載片外非易失( 斷電不丟數(shù)據(jù)) 性存儲器中的配置比特流，配置所需的時鐘信號( 稱為CCLK) 由FPGA內(nèi)部產(chǎn)生，且FPGA控制整個配置過程
  • 關(guān)鍵字： FPGA  賽靈思  JTAG  

FPGA實戰(zhàn)開發(fā)技巧（8）

  • FPGA實戰(zhàn)開發(fā)技巧（8）-FPGA 設(shè)計的時序性能是由物理器件、用戶代碼設(shè)計以及EDA 軟件共同決定的，忽略了任何一方面的因素，都會對時序性能有很大的影響。本節(jié)主要給出大規(guī)模設(shè)計中，賽靈思物理器件和EDA 軟件的最優(yōu)使用方案。
  • 關(guān)鍵字： FPGA  賽靈思  EDA  

PC等儀器總線該如何選擇？

  • PC等儀器總線該如何選擇？-當(dāng)您面對各種各樣的儀器連接總線時，可能會很難為自己的應(yīng)用作出最合適的選擇?？梢哉f每個總線都有各自的優(yōu)勢和相應(yīng)的優(yōu)化技術(shù)。因此，請您先問問自己如下四個問題，比較一下最常見PC總線的功能選項，即可作出決定。
  • 關(guān)鍵字： 總線  usb  以太網(wǎng)  

基于FPGA硬件加速的BittWare StreamSleuth對抗100Gbps

  • 基于FPGA硬件加速的BittWare StreamSleuth對抗100Gbps-在過去的三十年中，以太網(wǎng)已經(jīng)發(fā)展成為所有行業(yè)的統(tǒng)一通信基礎(chǔ)架構(gòu)。每天都有超過三百萬的以太網(wǎng)端口在部署，覆蓋從FE到100GbE的所有速度。
  • 關(guān)鍵字： FPGA  以太網(wǎng)  

業(yè)內(nèi)首款支持4.5G/LTE和以太網(wǎng)的無線時鐘即將面市

  • 近期，Silicon Labs（亦稱“芯科科技”，NASDAQ：SLAB）針對4.5G和基于以太網(wǎng)的通用公共無線電接口（eCPRI）無線應(yīng)用，推出了全新的系列高性能、多通道抖動衰減時鐘產(chǎn)品——新型Si5381/82/86系列時鐘產(chǎn)品。新型Si5381/82/86系列時鐘產(chǎn)品利用Silicon Labs經(jīng)過驗證的DSPLL技術(shù)提供先進(jìn)的時鐘解決方案，在單芯片中集成了4G/LTE和以太網(wǎng)時鐘。
  • 關(guān)鍵字： 以太網(wǎng)  LTE  4G  5G  

Silicon Labs高集成度、低功耗時鐘芯片簡化嚴(yán)苛的10/25/100G時鐘設(shè)計

  • Silicon Labs（亦稱“芯科科技”，NASDAQ：SLAB）日前推出全新的高性能時鐘發(fā)生器系列產(chǎn)品，特別針對10/25/100G應(yīng)用提供業(yè)界最高集成度的時鐘解決方案。新型Si5332時鐘系列產(chǎn)品利用Silicon Labs經(jīng)過驗證的MultiSynth小數(shù)時鐘合成技術(shù)，提供具有一流頻率靈活性和230fs rms抖動性能的時鐘解決方案。多種覆蓋6、8和12個時鐘輸出的Si5332選項，可為要求嚴(yán)苛的應(yīng)用實現(xiàn)時鐘樹整合。這些應(yīng)用包括超大型數(shù)據(jù)中心交換機(jī)、服務(wù)器、存儲、網(wǎng)絡(luò)、小型蜂窩網(wǎng)絡(luò)、寬帶、廣播視頻
  • 關(guān)鍵字： LTE  以太網(wǎng)  時鐘  Silicon Labs  

Silicon Labs發(fā)布業(yè)界首款支持4G / LTE和以太網(wǎng)的無線時鐘

  • Silicon Labs（亦稱“芯科科技”，NASDAQ：SLAB）日前針對4.5G和基于以太網(wǎng)的通用公共無線電接口（eCPRI）無線應(yīng)用，推出了全新的系列高性能、多通道抖動衰減時鐘產(chǎn)品。新型Si5381/82/86系列時鐘產(chǎn)品利用Silicon Labs經(jīng)過驗證的DSPLL技術(shù)提供先進(jìn)的時鐘解決方案，在單芯片中集成了4G/LTE和以太網(wǎng)時鐘。這些高集成度的時鐘產(chǎn)品可替代通常在高要求應(yīng)用中所需的多個時鐘器件和壓控振蕩器（VCXO），這些應(yīng)用包括小型蜂窩網(wǎng)絡(luò)、分布式天線系統(tǒng)（DAS）、μ-BTS，基帶單元（
  • 關(guān)鍵字： 以太網(wǎng)  LTE  3G  4G  Silicon Labs  時鐘  
共1436條 12/96 |‹ « 10 11 12 13 14 15 16 17 18 19 » ›|

賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能介紹

您好，目前還沒有人創(chuàng)建詞條賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能!
歡迎您創(chuàng)建該詞條，闡述對賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能的理解，并與今后在此搜索賽靈思 以太網(wǎng) 有線網(wǎng)絡(luò) 智能的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473