高速數(shù)據(jù) 文章進(jìn)入高速數(shù)據(jù)技術(shù)社區(qū)

多種觸發(fā)功能的可編程高速數(shù)據(jù)采集模塊

摘要：給出一種具有多種觸發(fā)功能的可編程高速數(shù)據(jù)采集模塊的設(shè)計(jì)方法。模塊可以動(dòng)態(tài)設(shè)置觸發(fā)窗長(zhǎng)度、觸發(fā)點(diǎn)電平、觸發(fā)極性和觸發(fā)模式；依據(jù)觸發(fā)字與存儲(chǔ)在FIFO中的A／D轉(zhuǎn)換數(shù)據(jù)比較確定觸發(fā)位置，并根據(jù)設(shè)置的預(yù)觸發(fā)
關(guān)鍵字：觸發(fā) 采集模塊可編程高速數(shù)據(jù)

基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

摘要：為了在提高數(shù)據(jù)采集卡的速度的同時(shí)降低成本，設(shè)計(jì)了一種應(yīng)用流水線存儲(chǔ)技術(shù)的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)應(yīng)用軟件與硬件相結(jié)合的方式來(lái)控制實(shí)現(xiàn)，通過(guò)MAX1308模數(shù)轉(zhuǎn)換器完成ADC的轉(zhuǎn)化過(guò)程，采用多片Nandflash流水線
關(guān)鍵字： FPGA 高速數(shù)據(jù) 采集系統(tǒng)設(shè)計(jì)

基于FPGA軟核的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

為解決不同性能指標(biāo)數(shù)據(jù)采集系統(tǒng)開發(fā)時(shí)間較長(zhǎng)的問(wèn)題，提出了一種將FPGA軟核技術(shù)應(yīng)用于高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)的方法。系統(tǒng)以Xilinx公司的FPGA為例設(shè)計(jì)軟核，使用VHDL語(yǔ)言對(duì)軟核進(jìn)行模塊化設(shè)計(jì)。介紹了數(shù)據(jù)采集系統(tǒng)的硬件電路、USB固件程序、USB驅(qū)動(dòng)程序以及LabVIEW上位機(jī)的設(shè)計(jì)。該數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)可移植性強(qiáng)，有利于縮短同類型系統(tǒng)設(shè)計(jì)研發(fā)周期。
關(guān)鍵字： FPGA 軟核高速數(shù)據(jù) 采集

基于DSP的高速數(shù)據(jù)采集系統(tǒng)硬件設(shè)計(jì)

摘要：為了滿足數(shù)據(jù)采集及信號(hào)處理系統(tǒng)中對(duì)數(shù)據(jù)實(shí)時(shí)性的要求，采用TMS320VC5509為中心處理器，并對(duì)A／D轉(zhuǎn)換、電源及復(fù)位電路、時(shí)鐘電路、JTAG仿真電路等外圍硬件進(jìn)行了設(shè)計(jì)，使其能夠在高速采樣信號(hào)下，及時(shí)對(duì)數(shù)據(jù)進(jìn)
關(guān)鍵字： DSP 高速數(shù)據(jù) 采集系統(tǒng) 硬件設(shè)計(jì)

DDR SDRAM在高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

在數(shù)據(jù)處理中為了更好地對(duì)被測(cè)對(duì)象進(jìn)行處理和分析，研究人員們把重點(diǎn)更多的放在高速、高精度、高存儲(chǔ)深度的數(shù)據(jù)采集系統(tǒng)的研究上由于A／D芯片及高性能的FPGA的出現(xiàn)，已經(jīng)可以實(shí)現(xiàn)高速高精度的數(shù)據(jù)處理，則
關(guān)鍵字： SDRAM DDR 高速數(shù)據(jù) 采集系統(tǒng)

基于Linux平臺(tái)的天氣雷達(dá)高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

Linux是開放源代碼、網(wǎng)絡(luò)化的操作系統(tǒng)，具有穩(wěn)定、高效、內(nèi)核可自由配置等特點(diǎn)。采用Linux 操作系統(tǒng)作為開發(fā)平臺(tái)與采用VxWorks 和Windows 作為開發(fā)平臺(tái)相比不僅有免費(fèi)的優(yōu)勢(shì)，而且對(duì)于發(fā)展核心技術(shù)，提高信息安全有
關(guān)鍵字： Linux 天氣雷達(dá) 高速數(shù)據(jù) 采集

基于FPGA的IEEE 1394b高速數(shù)據(jù)傳輸系統(tǒng)

摘要：介紹了IEEE 1394h串行總線的特點(diǎn)，并以FPGA嵌入式處理器Nios II為控制核心，設(shè)計(jì)實(shí)現(xiàn)了一種1394b高速數(shù)據(jù)傳輸系統(tǒng)。闡述了該系統(tǒng)的硬件設(shè)計(jì)和軟件工作流程。實(shí)驗(yàn)表明，該系統(tǒng)可靠性高、實(shí)時(shí)性好、具有廣泛的應(yīng)
關(guān)鍵字： 1394b FPGA IEEE 高速數(shù)據(jù)

基于FPGA的高速數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)

針對(duì)光纖微擾動(dòng)傳感器的高速數(shù)據(jù)處理問(wèn)題，設(shè)計(jì)一種以XC4VSX25為核心，具有數(shù)據(jù)采集功能、存儲(chǔ)功能、LCD顯示功能和USB通信功能的系統(tǒng)。利用XC4VSX25帶有的XtremeDSP IP核，通過(guò)并行運(yùn)算解決高速實(shí)時(shí)數(shù)據(jù)處理問(wèn)題，并且通過(guò)Verilog HDL語(yǔ)言設(shè)計(jì)串行結(jié)構(gòu)和并行結(jié)構(gòu)，并在ModelSim中對(duì)兩種結(jié)構(gòu)進(jìn)行仿真比較。結(jié)果表明，本系統(tǒng)中并型結(jié)構(gòu)的計(jì)算速度是正比于并行度的，可以提高系統(tǒng)處理速度。
關(guān)鍵字： FPGA 高速數(shù)據(jù) 處理系統(tǒng)

基于FPGA+DSP的雷達(dá)高速數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)

摘要：激光雷達(dá)的發(fā)射波及回波信號(hào)經(jīng)光電器件轉(zhuǎn)換形成的電信號(hào)具有脈寬窄，幅度低，背景噪聲大等特點(diǎn)，對(duì)其進(jìn)行低速數(shù)據(jù)采集存在數(shù)據(jù)精度不高等問(wèn)題。同時(shí)，A/D轉(zhuǎn)換器與數(shù)字信號(hào)處理器直接連接會(huì)導(dǎo)致數(shù)據(jù)傳輸不
關(guān)鍵字： FPGA DSP 雷達(dá) 高速數(shù)據(jù)

一種高速數(shù)據(jù)采集卡的設(shè)計(jì)與實(shí)現(xiàn)

摘要：為了實(shí)現(xiàn)對(duì)武器系統(tǒng)模擬信號(hào)的采集和數(shù)據(jù)分析，根據(jù)PC／104總線的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)思想，數(shù)據(jù)采集卡以A／D轉(zhuǎn)換器、CPLD和FIFO相結(jié)合來(lái)實(shí)現(xiàn)信號(hào)的連續(xù)采集與數(shù)據(jù)傳輸?shù)目刂?。A／D轉(zhuǎn)換器實(shí)現(xiàn)信號(hào)的采樣保持和模
關(guān)鍵字：高速數(shù)據(jù) 采集卡的設(shè)計(jì)

基于FPGA與DSP的雷達(dá)高速數(shù)據(jù)采集系統(tǒng)

激光雷達(dá)的發(fā)射波及回波信號(hào)經(jīng)光電器件轉(zhuǎn)換形成的電信號(hào)具有脈寬窄，幅度低，背景噪聲大等特點(diǎn)，對(duì)其進(jìn)行低速數(shù)據(jù)采集存在數(shù)據(jù)精度不高等問(wèn)題。同時(shí)，A／D轉(zhuǎn)換器與數(shù)字信號(hào)處理器直接連接會(huì)導(dǎo)致數(shù)據(jù)傳輸不及時(shí)，影響系統(tǒng)可靠性、實(shí)時(shí)性。針對(duì)激光雷達(dá)回?fù)苄盘?hào)，提出基于FPGA與DSP的高速數(shù)據(jù)采集系統(tǒng)，利用FPGA內(nèi)部的異步FIFO和DCM實(shí)現(xiàn)A／D轉(zhuǎn)換器與DSP的高速外部存儲(chǔ)接口(EMIF)之間的數(shù)據(jù)傳輸。介紹了ADC外圍電路、工作時(shí)序以及DSP的EMIF的設(shè)置參數(shù)，并對(duì)異步FIFO數(shù)據(jù)讀寫進(jìn)行仿真，結(jié)合硬件結(jié)構(gòu)詳細(xì)地
關(guān)鍵字： FPGA DSP 雷達(dá) 高速數(shù)據(jù)

基于USB-6281的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

為解決基于PCI卡的數(shù)據(jù)采集方案安裝不方便、傳輸速度慢、受限于計(jì)算機(jī)插槽數(shù)量和中斷資源，可擴(kuò)展性差等問(wèn)題，提出了基于USB-6281的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案。系統(tǒng)以USB-6281高速數(shù)據(jù)采集卡為硬件平臺(tái)，借助NI-DAQmx驅(qū)動(dòng)軟件，采用VC++高級(jí)語(yǔ)言編程對(duì)USB-6281進(jìn)行硬件驅(qū)動(dòng)和控制，實(shí)現(xiàn)了數(shù)據(jù)高速采集、傳輸和存儲(chǔ)。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)在高采樣率下也能保持高精度，模擬輸出最大速率達(dá)2．8MS／s(2路)，系統(tǒng)測(cè)量精度(滿量程)約0．01％。系統(tǒng)的擴(kuò)展性好，應(yīng)用面廣，可實(shí)現(xiàn)對(duì)工業(yè)生產(chǎn)中諸如溫
關(guān)鍵字： 6281 USB 高速數(shù)據(jù) 采集系統(tǒng)

基于A/D和DSP的高速數(shù)據(jù)采集技術(shù)

中頻信號(hào)分為和差兩路,高速A／D與DSP組成的數(shù)據(jù)采集系統(tǒng)要分別對(duì)這兩路信號(hào)進(jìn)行采集。對(duì)于兩路數(shù)據(jù)采集電路,A／D與DSP的接口連接是一樣的。兩個(gè)A／D同時(shí)將和路與差路信號(hào)采樣,并分別送入兩個(gè)FIFO;DSP分時(shí)從兩個(gè)FIFO中
關(guān)鍵字： DSP 高速數(shù)據(jù) 采集

基于SAR系統(tǒng)的高速數(shù)據(jù)采集和存儲(chǔ)系統(tǒng)

　合成孔徑雷達(dá)(SAR)是主動(dòng)式微波成像雷達(dá)，近年來(lái)隨著合成孔徑雷達(dá)的高速發(fā)展，對(duì)作為重要部分的數(shù)據(jù)采集和存儲(chǔ)系統(tǒng)的要求越來(lái)越高，比如對(duì)數(shù)據(jù)采集系統(tǒng)的采樣率、分辨率、存儲(chǔ)深度、數(shù)字信號(hào)處理速度、抗干擾能力等
關(guān)鍵字： SAR 系統(tǒng) 高速數(shù)據(jù) 采集

基于AVR和CPLD的高速數(shù)據(jù)采集系統(tǒng)

為了提高數(shù)據(jù)采集卡的速度，同時(shí)降低成本，設(shè)計(jì)一種并行數(shù)據(jù)采集系統(tǒng)，要求并行采集速度大于10 Mb／s。整個(gè)系統(tǒng)由AVR與CPLD控制實(shí)現(xiàn)，通過(guò)MAXl308完成模數(shù)轉(zhuǎn)換，并設(shè)計(jì)搭建了其外圍電路。采用12路數(shù)據(jù)存儲(chǔ)模式存儲(chǔ)高速采集的數(shù)據(jù)。實(shí)驗(yàn)依據(jù)存儲(chǔ)要求搭建硬件電路并調(diào)試，示波器顯示的波形結(jié)果8組脈沖序列完全對(duì)齊，沒(méi)有出現(xiàn)時(shí)序混亂，同時(shí)并行處理過(guò)程中不相互影響，實(shí)現(xiàn)了低成本高速多路采集的設(shè)計(jì)要求。
關(guān)鍵字： CPLD AVR 高速數(shù)據(jù) 采集系統(tǒng)

共52條 2/4 « 1 2 3 4 »

高速數(shù)據(jù)介紹

您好，目前還沒(méi)有人創(chuàng)建詞條高速數(shù)據(jù)!
歡迎您創(chuàng)建該詞條，闡述對(duì)高速數(shù)據(jù)的理解，并與今后在此搜索高速數(shù)據(jù)的朋友們分享。創(chuàng)建詞條

高速數(shù)據(jù) 文章 進(jìn)入高速數(shù)據(jù)技術(shù)社區(qū)

高速數(shù)據(jù)介紹

熱門主題

高速數(shù)據(jù) 文章進(jìn)入高速數(shù)據(jù)技術(shù)社區(qū)