高速數(shù)據(jù) 文章進(jìn)入高速數(shù)據(jù)技術(shù)社區(qū)

數(shù)字式超聲波探傷儀中高速數(shù)據(jù)采集模塊設(shè)計(jì)

為了滿足數(shù)字式超聲波探傷系統(tǒng)的需要，設(shè)計(jì)一種基于AD9446模／數(shù)轉(zhuǎn)換器及FPGA的數(shù)據(jù)采集模塊，實(shí)現(xiàn)了最高可達(dá)100 Ms／s的采樣速率。采用FPGA實(shí)現(xiàn)數(shù)據(jù)采集控制、數(shù)據(jù)壓縮、數(shù)據(jù)緩沖等功能，同時(shí)利用高精度A／D數(shù)據(jù)轉(zhuǎn)換器保證了數(shù)據(jù)采集精度方面的需要。該A／D數(shù)據(jù)采集模塊既滿足數(shù)字式超聲波探傷系統(tǒng)對(duì)數(shù)據(jù)采集模塊的速度要求和精度要求，也簡(jiǎn)化了硬件電路結(jié)構(gòu)，提高了數(shù)據(jù)采集的可靠性和穩(wěn)定性。因此為超聲波探傷系統(tǒng)提供了一種實(shí)用的數(shù)據(jù)采集模塊。
關(guān)鍵字：數(shù)字式超聲波采集高速數(shù)據(jù)

FPGA芯片在高速數(shù)據(jù)采集緩存系統(tǒng)中的應(yīng)用

摘要：給出了以FPGA為核心邏輯控制模塊的高性能數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方法，并在QuartusII8．0集成環(huán)境中進(jìn)行軟件設(shè)計(jì)和系統(tǒng)仿真，最后給出了新型緩存系統(tǒng)中主要功能模塊的仿真圖形。
關(guān)鍵詞：FPGA；高速；數(shù)據(jù)采集；緩
關(guān)鍵字： FPGA 芯片高速數(shù)據(jù) 采集

一種用于飛行器下傳數(shù)據(jù)處理的高速數(shù)據(jù)采集存儲(chǔ)系

0 引言
隨著遙感技術(shù)的發(fā)展，遙感圖像的分辨率也越來越高。飛行器上搭載的遙感成像設(shè)備也從過去的低分辨率向現(xiàn)在的高分辨率在轉(zhuǎn)變。遙感成像設(shè)備分辨率提高的同時(shí)，也對(duì)飛行器的數(shù)據(jù)下傳鏈路提出了更高的帶寬要求。
關(guān)鍵字：用于飛行數(shù)據(jù)處理高速數(shù)據(jù) 采集

基于SOPC的高速數(shù)據(jù)采集系統(tǒng)的分析與設(shè)計(jì)

本文介紹了一種基于SOPC和USB2.0接口的高速數(shù)據(jù)采集系統(tǒng)及其虛擬儀器的設(shè)計(jì)方法。實(shí)驗(yàn)表明，基于本設(shè)計(jì)的高速數(shù)據(jù)采集系統(tǒng)具有抗干擾、可靠性高、失碼率低等優(yōu)點(diǎn)。
關(guān)鍵字： SOPC 高速數(shù)據(jù) 采集系統(tǒng) 分析

A／D轉(zhuǎn)換器ADS7822在高速數(shù)據(jù)采集中的應(yīng)用

1 引言 ADS7822是一種12位的串行高速，其A／D轉(zhuǎn)換器采樣速率為75kHz、功耗低75 kHz下的功耗為0．54mW，7．5 kHz下的功耗為0．06mW)。 2 引腳排列及功能框圖：引腳功能說明如下： ADS7822的引腳排列如圖1所示，功能框
關(guān)鍵字： 7822 ADS D轉(zhuǎn)換高速數(shù)據(jù)

基于FPGA和USB2．0的高速數(shù)據(jù)采集系統(tǒng)

USB是近年來在計(jì)算機(jī)領(lǐng)域日益流行的一種總線形式。在數(shù)據(jù)采集領(lǐng)域，基于FPGA和USB2．0的數(shù)據(jù)采集系統(tǒng)不但具有速度快、易擴(kuò)展等特點(diǎn)，而且憑借即插即用的功能，適用于更廣泛的應(yīng)用場(chǎng)合。本文介紹了數(shù)據(jù)采集與傳輸系統(tǒng)的工作原理。硬件部分，給出了各模塊的內(nèi)部結(jié)構(gòu)設(shè)計(jì)，以及FPGA內(nèi)部各個(gè)功能模塊的設(shè)計(jì)思路和具體實(shí)現(xiàn)過程；軟件部分，給出了系統(tǒng)的軟件結(jié)構(gòu)，以及固件程序流程。
關(guān)鍵字： FPGA USB2 高速數(shù)據(jù) 采集系統(tǒng)

轉(zhuǎn)換器時(shí)鐘技術(shù)向高速數(shù)據(jù)時(shí)鐘發(fā)展

無線基礎(chǔ)設(shè)施、寬帶和儀器儀表應(yīng)用通常需要高性能的時(shí)鐘電路，它們主要需要時(shí)鐘的器件是高速數(shù)據(jù)轉(zhuǎn)換器。這些系統(tǒng)的時(shí)鐘電路所需的幾個(gè)關(guān)鍵性能指標(biāo)包括低相位噪聲和抖動(dòng)、精確的頻率轉(zhuǎn)換和去抖動(dòng)能力。高性能轉(zhuǎn)換器
關(guān)鍵字：轉(zhuǎn)換器時(shí)鐘技術(shù) 高速數(shù)據(jù) 發(fā)展

基于ARM和CPLD的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

在ARM微處理器中移入嵌入式實(shí)時(shí)操作系統(tǒng)μC/OS-II，使系統(tǒng)的穩(wěn)定性、實(shí)時(shí)性得到保證，實(shí)時(shí)操作系統(tǒng)將應(yīng)用分解成多任務(wù)，簡(jiǎn)化了應(yīng)用系統(tǒng)軟件的設(shè)計(jì)；采用CPLD器件集成了電路的全部控制功能，擺脫了單純用由微控制器為核心的數(shù)據(jù)采集系統(tǒng)時(shí)的速度瓶頸，極大提高了數(shù)據(jù)采集速度。整個(gè)系統(tǒng)具有速度高、實(shí)時(shí)性好、抗干擾能力強(qiáng)、性價(jià)比高等特點(diǎn)。
關(guān)鍵字： CPLD ARM 高速數(shù)據(jù) 采集

采用FPGA的高速數(shù)據(jù)采集系統(tǒng)

文介紹了一種應(yīng)用于高速數(shù)據(jù)采集的數(shù)字系統(tǒng)，該系統(tǒng)由高速模數(shù)轉(zhuǎn)換器FPGA，SDRAM(synchronous dynamicrandomaecess mereory)組成。該系統(tǒng)獨(dú)立于處理器之外，給處理器預(yù)留了總線接口。任何的處理器只要把總線接口連接到此系統(tǒng)上，均可操作。與傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)相比，減少了處理器的控制，而且處理器的處理速度已不再影響系統(tǒng)的性能，提高了速度和效率，具有通用性。本文對(duì)高速模數(shù)轉(zhuǎn)換器與FPGA的接口實(shí)現(xiàn)做了詳細(xì)的描述，對(duì)如何把模數(shù)轉(zhuǎn)換器的數(shù)據(jù)流進(jìn)行緩沖做了介紹。并對(duì)如何在FPGA中
關(guān)鍵字： FPGA 高速數(shù)據(jù) 采集系統(tǒng)

基于FPGA的高速數(shù)據(jù)采集存儲(chǔ)系統(tǒng)的設(shè)計(jì)

0 引言
信息技術(shù)的發(fā)展，特別是各種數(shù)字處理器件處理速度的提高，實(shí)時(shí)處理大量的數(shù)據(jù)已經(jīng)成為現(xiàn)實(shí)。但是，在一些惡劣環(huán)境和數(shù)據(jù)無法進(jìn)行實(shí)時(shí)傳輸?shù)那闆r下，還必須用到存儲(chǔ)測(cè)試的方法。存儲(chǔ)測(cè)試是指在對(duì)被測(cè)對(duì)象
關(guān)鍵字： FPGA 高速數(shù)據(jù) 采集存儲(chǔ)系統(tǒng)

輸電線路行波故障定位中高速數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)

摘要：為了用單片機(jī)實(shí)現(xiàn)對(duì)變化速度極快、變化過程極短的高速瞬態(tài)行波信號(hào)進(jìn)行采樣，研究了一種以DS80C320單片機(jī)為控制器。結(jié)合適當(dāng)?shù)耐鈬娐泛秃侠淼目刂七壿嫎?gòu)成的高速同步數(shù)據(jù)采集系統(tǒng)。闡述了快速尋址的方
關(guān)鍵字：輸電線路故障定位高速數(shù)據(jù) 采集系統(tǒng)

基于FPGA的高速數(shù)據(jù)中繼器設(shè)計(jì)的研究

1 前言高速以太網(wǎng)可以滿足新的容量需求，解決了低帶寬接入、高帶寬傳輸?shù)钠款i問題，擴(kuò)大了應(yīng)用范圍，并與以前的所有以太網(wǎng)兼容。全雙工的以太網(wǎng)協(xié)議并無傳輸距離的限制，只是在實(shí)際應(yīng)用中，物理層技術(shù)限制了最
關(guān)鍵字： FPGA 高速數(shù)據(jù) 中繼器

換體DMA高速數(shù)據(jù)采集電路的CPLD實(shí)現(xiàn)

介紹了換體DMA高速數(shù)據(jù)采集電路原理及其CPLD實(shí)現(xiàn)。用CPLD設(shè)計(jì)雙端口RAM緩存、控制譯碼、時(shí)序邏輯電路,很好地解決了電路元件所占體積大、電路復(fù)雜、不能實(shí)現(xiàn)在線升級(jí)等問題,大大提高了系統(tǒng)的整體性能。
關(guān)鍵字： CPLD DMA 高速數(shù)據(jù) 采集電路

基于USB2.0的高速數(shù)據(jù)通信接口設(shè)計(jì)

利用USB2.0接口芯片CY7C68013實(shí)現(xiàn)了語音信號(hào)處理系統(tǒng)中DSP與PC機(jī)的高速通信，簡(jiǎn)要介紹了CY7C68013的功能結(jié)構(gòu)以及與TMS320C6203B的接口設(shè)計(jì)，深入研究了該芯片的固件、設(shè)備驅(qū)動(dòng)和應(yīng)用程序開發(fā)。
關(guān)鍵字： USB 2.0 高速數(shù)據(jù) 通信

實(shí)時(shí)高速數(shù)據(jù)采集與存儲(chǔ)系統(tǒng)的一種實(shí)現(xiàn)方法

PCI-7300A_RevB超高速數(shù)字I/O卡的應(yīng)用，介紹一種大容量、高速、實(shí)時(shí)數(shù)據(jù)采集與存儲(chǔ)系統(tǒng)的實(shí)現(xiàn)方法。
關(guān)鍵字：高速數(shù)據(jù) 采集存儲(chǔ)系統(tǒng) 實(shí)現(xiàn)方法

共52條 3/4 « 1 2 3 4 »

高速數(shù)據(jù)介紹

您好，目前還沒有人創(chuàng)建詞條高速數(shù)據(jù)!
歡迎您創(chuàng)建該詞條，闡述對(duì)高速數(shù)據(jù)的理解，并與今后在此搜索高速數(shù)據(jù)的朋友們分享。創(chuàng)建詞條

高速數(shù)據(jù) 文章 進(jìn)入高速數(shù)據(jù)技術(shù)社區(qū)

高速數(shù)據(jù)介紹

熱門主題

高速數(shù)據(jù) 文章進(jìn)入高速數(shù)據(jù)技術(shù)社區(qū)