首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> astera

Astera Labs推出云規(guī)?；ゲ僮鲗?shí)驗(yàn)室,實(shí)現(xiàn)大規(guī)模無縫部署CXL解決方案

  • 心部署CXL附加內(nèi)存先進(jìn)的專用連接解決方案公司Astera?Labs（Astera Labs）近日宣布，擴(kuò)展其云規(guī)?；ゲ僮鲗?shí)驗(yàn)室(Cloud-Scale Interop Lab)，支持Leo內(nèi)存連接平臺(Leo Memory Connectivity Platform)與不斷成長的生態(tài)系統(tǒng)之間實(shí)現(xiàn)強(qiáng)大的互操作性測試，該生態(tài)系統(tǒng)包括領(lǐng)先CXL為基礎(chǔ)的CPU、內(nèi)存模塊和操作系統(tǒng)。Astera Labs首席產(chǎn)品官Casey Morrison表示：“Compute Express Link?（CXL?）
  • 關(guān)鍵字： Astera Labs  云規(guī)?；ゲ僮鲗?shí)驗(yàn)室  CXL  

Astera Labs面向CXL附加內(nèi)存擴(kuò)展和池化應(yīng)用的Leo Memory Connectivity Platform進(jìn)入預(yù)量產(chǎn)階段

  • 中國，北京 - 2022年9月1日-智能系統(tǒng)專用連接解決方案企業(yè)Astera Labs今日宣布已開始向客戶和戰(zhàn)略合作伙伴提供Leo Memory Connectivity Platform預(yù)量產(chǎn)樣品，平臺可支持Compute Express Link? (CXL?) 1.1和2.0，實(shí)現(xiàn)云服務(wù)器的安全性、可靠性以及高性能內(nèi)存擴(kuò)展和池化。在對Leo智能內(nèi)存控制器 (Smart Memory Controllers)與業(yè)界先進(jìn)的CPU/GPU平臺以及DRAM內(nèi)存模塊在各種實(shí)際工作負(fù)載上成功進(jìn)行端到端互操作性測
  • 關(guān)鍵字： Astera Labs  CXL  內(nèi)存擴(kuò)展  池化  

Astera Labs全新發(fā)布Aries PCIe 5.0和CXL?2.0 Smart Retimers助力解鎖下一代云連接

  • 智能系統(tǒng)連接解決方案先驅(qū)Astera Labs近日宣布，其面向PCI Express? (PCIe?) 5.0和Compute Express Link? (CXL?) 2.0的Aries Smart Retimers現(xiàn)已進(jìn)入量產(chǎn)階段。率先上市的Aries Smart Retimer產(chǎn)品組合圓滿完成與關(guān)鍵行業(yè)合作伙伴之間嚴(yán)苛的互操作性測試，測試涵蓋各種PCIe 5.0處理器、FPGA、加速計(jì)算、GPU、網(wǎng)絡(luò)、存儲和交換機(jī)SoC，為在企業(yè)數(shù)據(jù)中心和云中的廣泛部署鋪平了道路。Astera Labs首席執(zhí)行官J
  • 關(guān)鍵字： Astera Labs  Aries PCIe 5.0  CXL?2.0 Smart Retimers  
共3條 1/1 1

astera介紹

您好，目前還沒有人創(chuàng)建詞條astera!
歡迎您創(chuàng)建該詞條，闡述對astera的理解，并與今后在此搜索astera的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473