cxl 文章進(jìn)入cxl技術(shù)社區(qū)

研華新一代CXL 2.0內(nèi)存，數(shù)據(jù)中心效率大革新！

2024 年 10 月，研華科技宣布推出新一代SQRAM CXL 2.0 Type 3 內(nèi)存模塊。Compute Express Link (CXL) 2.0 是內(nèi)存技術(shù)的下一代進(jìn)化產(chǎn)品，可通過(guò)高速、低延遲的互連實(shí)現(xiàn)內(nèi)存擴(kuò)展和加速，滿(mǎn)足大型 AI 訓(xùn)練和高性能計(jì)算集群的需求。 CXL 2.0 建立在 CXL 規(guī)范的基礎(chǔ)上，引入了內(nèi)存共享和擴(kuò)展等高級(jí)功能，使異構(gòu)計(jì)算環(huán)境中的資源利用效率更高，在當(dāng)今高性能計(jì)算領(lǐng)域引起了廣泛關(guān)注。通過(guò)E3.S 2T規(guī)格擴(kuò)展內(nèi)存在傳統(tǒng)的內(nèi)存架構(gòu)中，固定的內(nèi)存分配常常導(dǎo)致資源利用率
關(guān)鍵字：研華 CXL 2.0 內(nèi)存模塊

SK海力士CXL優(yōu)化解決方案成功搭載于全球最大開(kāi)源操作系統(tǒng)Linux

2024年9月23日，SK海力士宣布，公司已將用于優(yōu)化CXL*（Compute Express Link）存儲(chǔ)器運(yùn)行的自研軟件異構(gòu)存儲(chǔ)器軟件開(kāi)發(fā)套件（HMSDK）*中主要功能成功搭載于全球最大的開(kāi)源操作系統(tǒng)Linux*上。SK海力士表示：“CXL作為繼HBM之后的下一代面向AI的存儲(chǔ)器產(chǎn)品而備受矚目，公司自主研發(fā)的CXL優(yōu)化軟件HMSDK，其性能已獲得國(guó)際認(rèn)可，并成功應(yīng)用于全球最大的開(kāi)源操作系統(tǒng)Linux中。這標(biāo)志著不僅是如HBM等超高性能硬件實(shí)力方面，公司的軟件競(jìng)爭(zhēng)力也獲得廣泛認(rèn)可，具有重大意義?！蔽磥?lái)
關(guān)鍵字： SK海力士 CXL Linux

存儲(chǔ)大廠：CXL內(nèi)存將于下半年爆發(fā)？

據(jù)《ZDNet Korea》報(bào)道，三星電子存儲(chǔ)部門(mén)新業(yè)務(wù)規(guī)劃團(tuán)隊(duì)董事總經(jīng)理Choi Jang-seok近日表示，即將推出的內(nèi)存模塊被指定為CMM-D2.0，將符合CXL2.0協(xié)議。這些模塊將利用使用第二代20-10nm工藝技術(shù)生產(chǎn)的DRAM內(nèi)存顆粒。除了CMM-D模塊，三星還在開(kāi)發(fā)一系列CXL存儲(chǔ)產(chǎn)品。其中包括集成多個(gè)CMM-D模塊的CMM-B內(nèi)存盒模塊，以及將DRAM內(nèi)存與NAND閃存顆粒相結(jié)合的CMM-H混合存儲(chǔ)模塊。Choi Jang-seok強(qiáng)調(diào)，隨著CXL3.1技術(shù)的采用，CXL內(nèi)存資源可以在多
關(guān)鍵字：存儲(chǔ) CXL 內(nèi)存

圓滿(mǎn)收官！紫光國(guó)芯慕尼黑上海電子展2024展現(xiàn)科技創(chuàng)新實(shí)力

圓滿(mǎn)收官！紫光國(guó)芯慕尼黑上海電子展2024展現(xiàn)科技創(chuàng)新實(shí)力2024年7月8日至10日，西安紫光國(guó)芯半導(dǎo)體股份有限公司（簡(jiǎn)稱(chēng)：紫光國(guó)芯，證券代碼：874451）精彩亮相慕尼黑上海電子展。紫光國(guó)芯聚焦人工智能、高性能計(jì)算、汽車(chē)電子、工業(yè)控制、消費(fèi)電子等重點(diǎn)領(lǐng)域，為客戶(hù)提供全方面的存儲(chǔ)產(chǎn)品及相關(guān)技術(shù)解決方案。展會(huì)現(xiàn)場(chǎng)重點(diǎn)展示了DRAM存儲(chǔ)系列產(chǎn)品、SeDRAM?技術(shù)和CXL技術(shù)、新品牌云彣（UniWhen?）和SSD產(chǎn)品系列。128Mb PSRAM，新一代DRAM KGD產(chǎn)品系列DRAM KGD展區(qū)首次展示了紫
關(guān)鍵字：紫光國(guó)芯慕尼黑電子展 DRAM SeDRAM CXL

CXL是什么？它是如何工作的？

高帶寬互連徹底改變了以數(shù)據(jù)為中心的計(jì)算。
關(guān)鍵字： CXL

英特爾發(fā)布首款具有PCIe5.0和CXL功能的FPGA

當(dāng)?shù)貢r(shí)間5月22日，英特爾可編程解決方案事業(yè)部宣布，符合量產(chǎn)要求的英特爾Agilex?7 R-tile正在批量交付。該設(shè)備是首款具備PCIe 5.0和CXL功能的FPGA，同時(shí)這款FPGA亦是唯一一款擁有支持上述接口所需的硬化知識(shí)產(chǎn)權(quán)（IP）的產(chǎn)品。英特爾表示，面對(duì)時(shí)間、預(yù)算和功耗所帶來(lái)的限制，包括數(shù)據(jù)中心、電信和金融服務(wù)在內(nèi)的各行業(yè)組織都將FPGA視為靈活、可編程的，以及高效的解決方案。使用Agilex 7 R-Tile，客戶(hù)可以將FPGA與諸如第四代英特爾至強(qiáng)可擴(kuò)展處理器等進(jìn)行無(wú)縫銜接，并通過(guò)
關(guān)鍵字：英特爾 PCIe5.0 CXL FPGA

三星電子研發(fā)出其首款支持CXL 2.0的CXL DRAM

三星電子今日宣布，研發(fā)出其首款支持Compute Express Link?（CXL?）2.0的128GB DRAM。同時(shí)，三星與英特爾密切合作，在英特爾?至強(qiáng)?平臺(tái)上取得了具有里程碑意義的進(jìn)展。繼2022年五月，三星電子研發(fā)出其首款基于CXL 1.1的CXL DRAM（內(nèi)存擴(kuò)展器）后，又繼續(xù)推出支持CXL 2.0的128GB CXL DRAM，預(yù)計(jì)將加速下一代存儲(chǔ)解決方案的商用化。該解決方案支持PCIe 5.0（x8通道），提供高達(dá)每秒35GB的帶寬。可擴(kuò)展內(nèi)存（Memory Expander）“作
關(guān)鍵字：三星電子 CXL 2.0 CXL DRAM

Astera Labs推出云規(guī)?；ゲ僮鲗?shí)驗(yàn)室,實(shí)現(xiàn)大規(guī)模無(wú)縫部署CXL解決方案

心部署CXL附加內(nèi)存先進(jìn)的專(zhuān)用連接解決方案公司Astera?Labs（Astera Labs）近日宣布，擴(kuò)展其云規(guī)?；ゲ僮鲗?shí)驗(yàn)室(Cloud-Scale Interop Lab)，支持Leo內(nèi)存連接平臺(tái)(Leo Memory Connectivity Platform)與不斷成長(zhǎng)的生態(tài)系統(tǒng)之間實(shí)現(xiàn)強(qiáng)大的互操作性測(cè)試，該生態(tài)系統(tǒng)包括領(lǐng)先CXL為基礎(chǔ)的CPU、內(nèi)存模塊和操作系統(tǒng)。Astera Labs首席產(chǎn)品官Casey Morrison表示：“Compute Express Link?（CXL?）
關(guān)鍵字： Astera Labs 云規(guī)?；ゲ僮鲗?shí)驗(yàn)室 CXL

TrendForce：存儲(chǔ)器廠聚焦CXL存儲(chǔ)器擴(kuò)充器產(chǎn)品

據(jù)TrendForce集邦咨詢(xún)最新服務(wù)器相關(guān)報(bào)告指出，CXL（Compute Express Link）原是希望能夠整合各種xPU之間的性能，進(jìn)而優(yōu)化AI與HPC所需要的硬件成本，并突破原先的硬件限制。CXL的支援仍是以CPU為源頭去考慮，但由于可支援CXL功能的服務(wù)器CPU Intel Sapphire Rapids與AMD Genoa現(xiàn)階段僅支援至CXL 1.1規(guī)格，而該規(guī)格可先實(shí)現(xiàn)的產(chǎn)品則是CXL存儲(chǔ)器擴(kuò)充（CXL Memory Expander）。因此，TrendForce認(rèn)為
關(guān)鍵字： TrendForce 集邦咨詢(xún) 存儲(chǔ)器 CXL AI/ML DRAM

Astera Labs面向CXL附加內(nèi)存擴(kuò)展和池化應(yīng)用的Leo Memory Connectivity Platform進(jìn)入預(yù)量產(chǎn)階段

中國(guó)，北京 - 2022年9月1日-智能系統(tǒng)專(zhuān)用連接解決方案企業(yè)Astera Labs今日宣布已開(kāi)始向客戶(hù)和戰(zhàn)略合作伙伴提供Leo Memory Connectivity Platform預(yù)量產(chǎn)樣品，平臺(tái)可支持Compute Express Link? (CXL?) 1.1和2.0，實(shí)現(xiàn)云服務(wù)器的安全性、可靠性以及高性能內(nèi)存擴(kuò)展和池化。在對(duì)Leo智能內(nèi)存控制器 (Smart Memory Controllers)與業(yè)界先進(jìn)的CPU/GPU平臺(tái)以及DRAM內(nèi)存模塊在各種實(shí)際工作負(fù)載上成功進(jìn)行端到端互操作性測(cè)
關(guān)鍵字： Astera Labs CXL 內(nèi)存擴(kuò)展池化

三星推出512GB 內(nèi)存擴(kuò)展器CXL DRAM

2022年5月10日，作為先進(jìn)內(nèi)存技術(shù)的廠商，三星宣布開(kāi)發(fā)出三星首款512 GB 內(nèi)存擴(kuò)展器（CXL，Compute Express Link） DRAM，朝CXL的商業(yè)化邁出了重要一步，CXL將在IT系統(tǒng)中實(shí)現(xiàn)更高的內(nèi)存容量且更低的延遲。三星半導(dǎo)體512GB 內(nèi)存擴(kuò)展器 CXL DRAM與以往版本相比，新開(kāi)發(fā)的CXL內(nèi)存容量為其4倍，從而讓服務(wù)器擴(kuò)展至數(shù)十TB，而系統(tǒng)延遲僅為其五分之一三星還將推出其開(kāi)源軟件工具包的升級(jí)版本，以推動(dòng)CXL內(nèi)存在現(xiàn)有和新興IT系統(tǒng)中的部署自2021年5月推出三星首款配備
關(guān)鍵字：三星內(nèi)存擴(kuò)展器 CXL DRAM

Astera Labs全新發(fā)布Aries PCIe 5.0和CXL?2.0 Smart Retimers助力解鎖下一代云連接

智能系統(tǒng)連接解決方案先驅(qū)Astera Labs近日宣布，其面向PCI Express? (PCIe?) 5.0和Compute Express Link? (CXL?) 2.0的Aries Smart Retimers現(xiàn)已進(jìn)入量產(chǎn)階段。率先上市的Aries Smart Retimer產(chǎn)品組合圓滿(mǎn)完成與關(guān)鍵行業(yè)合作伙伴之間嚴(yán)苛的互操作性測(cè)試，測(cè)試涵蓋各種PCIe 5.0處理器、FPGA、加速計(jì)算、GPU、網(wǎng)絡(luò)、存儲(chǔ)和交換機(jī)SoC，為在企業(yè)數(shù)據(jù)中心和云中的廣泛部署鋪平了道路。Astera Labs首席執(zhí)行官J
關(guān)鍵字： Astera Labs Aries PCIe 5.0 CXL?2.0 Smart Retimers

CXL標(biāo)準(zhǔn)成為現(xiàn)實(shí)：三星推出首款CXL內(nèi)存模塊

早在3月初，三星就發(fā)布了首個(gè)DDR5 DRAM存儲(chǔ)芯片。而近日，三星又公布了目前世界上首款CXL協(xié)議的DDR5內(nèi)存，該內(nèi)存將被用于服務(wù)器領(lǐng)域。三星稱(chēng)，基于CXL的DDR5內(nèi)存模塊采用了EDSFF尺寸，這允許服務(wù)器系統(tǒng)極大地提升內(nèi)存容量和帶寬。新的內(nèi)存模塊甚至可將內(nèi)存容量拓展到TB級(jí)別，減少內(nèi)存緩存所引起的系統(tǒng)延遲，并可加強(qiáng)服務(wù)器系統(tǒng)地機(jī)器學(xué)習(xí)、人工智能的能力。Compute Express Link (CXL) 是一種開(kāi)放式互連新標(biāo)準(zhǔn)，于2019年由英特爾、谷歌等巨頭牽頭開(kāi)發(fā)的。它主要面向CPU
關(guān)鍵字：三星 CXL 內(nèi)存模塊

CXL、CCIX和SmartNIC助力 PCIe 5加速飛奔

過(guò)去三十年間，基于服務(wù)器的運(yùn)算歷經(jīng)多次飛躍式發(fā)展。在1990年代，業(yè)界從單插槽獨(dú)立服務(wù)器發(fā)展到服務(wù)器群集。緊接著在千禧年，產(chǎn)業(yè)首次看到雙插槽服務(wù)器；在這之后，多核處理器也相繼問(wèn)世。進(jìn)入下一個(gè)十年，GPU的用途遠(yuǎn)遠(yuǎn)超出了繪圖處理的范疇，我們見(jiàn)證了基于FPGA的加速器卡的興起。邁入2020年，SmartNIC網(wǎng)絡(luò)適配器（network interface card；NIC），即數(shù)據(jù)處理單元（DPU）開(kāi)始風(fēng)靡。它們大量采用FPGA、多核Arm叢集或是兩者混合運(yùn)用，每種作法都能大幅提高解決方案的效能
關(guān)鍵字： CXL CCIX SmartNIC PCIe 5

共14條 1/1 1

cxl介紹

您好，目前還沒(méi)有人創(chuàng)建詞條cxl!
歡迎您創(chuàng)建該詞條，闡述對(duì)cxl的理解，并與今后在此搜索cxl的朋友們分享。創(chuàng)建詞條

cxl 文章 進(jìn)入cxl技術(shù)社區(qū)

cxl介紹

熱門(mén)主題

cxl 文章進(jìn)入cxl技術(shù)社區(qū)